约束编辑器二

图2 Pad to Pad参数及约束的覆盖范围

在【source】窗格中选中【Port】选顶，在右边边窗格中就可以对具体的某一个I/O设占Pad to Semp或Clock to Pad，即OFFET IN和OFFET OUT约束，如图3斫示．

田3 引脚的约束参数设置及覆盖范围

在【source】窗格中选屮【Advced】下面的选顼时 可以在右边窗格中没置一些针对分细的高级约束，如图4所示，比如源同步接口的输入偏移约束、多周期约束和时序无关约束等。

图4 分组高级约束参数设置及覆盖范围

在【Source】窗格中选中【Group Constraints 】选项，右边窗格中会显示当前UCF文件中己有的分组。右单击约束内容，可以选择注销或删除该约束，如图5所示。

图5 分组约束管理窗口

在Group Constraints下面的条目中可以可以选择根据不同的方式生成分组，如选择根据DcM输出信号来分组，可以先在【Source】窗格中选中【By DOM Output】选项，然后双击右边编辑窗口的空格会弹出设置窗口，如图6所示。在列出的DcM输出端口中选择要分组的DcM Output，单击“Add”按钮，单击“Ok”按钮完成分组。

在【Source】窗格中展开Miscellaneous目录，可以设置其他约束，如图7所示。“CreateArea Groups from Time Groups”是用来把若干时钟域的逻辑定义成一个时序分组，将来方便在Floorplanner或PACE中对这个组做区域位置约束。

图6 分组中的约束参数设置窗口

图7 分组中的Miscellaneous约束参数设置窗口
“Nets to Use Low Skew Resources”是用来指导实现工具把指定网络用Low Skew Line来布线的约束，这种约束适用于Sparten－II、Vertex和Vertex－E等系列成熟器件。这些器件中除了4个全局时钟线以外，还有24条Low Skew Line。

“Asynchronous Registers”是指导工具将指定寄存器MAP或异步寄存器的约束，它只适用于D或CE是异步输入的寄存器或锁存器。这个约束可以改善Timing Simulation的结果，阻止X状态的继续传播。在时序违规的情况下，寄存器的输出不再是不定态，而是保留上一个值。