采用PLD快速低成本地设计SONET

用户对更大带宽的需求加速了网络主干容量的增长速度，但其对网络边缘系统的影响更为深远。为保持竞争力，开发网络边缘产品的通信系统制造商需要快速地进行系统开发，以支持不断增长的接入服务，包括新的服务,如DSL和电缆MODEM,以及现有的56kbps拨号业务和商业用户采用的传统T/E载波业务。在这些传输介质之上，需要支持一系列不同的协议，包括帧中继、ATM和点到点协议（PPP）。由于网络边缘产品的两侧都在不断变化，在城域网络（MAN）设备中绝对需要一种灵活的架构才能适应这一形势。这些设备包括终端/接入多路复用器、边缘路由器、边缘交换机以及SONET/SDH分插复用器（ADM）等。实施选择专用标准产品（ASSP）供应商试图通过提供系列芯片组产品和多模式产品来满足这一需求。对有些应用而言，这类产品可能是低成本和高性能的解决方案。然而，在很多情况下，他们的缺点不容忽视。首先，ASSP解决方案通常需要多片芯片，增加了电路板空间和功耗。这是由于单片ASSP通常只提供一种或两种主要功能，如SONET/SDH（同步光纤网/同步数字系统）成帧和ATM信元定界（cell delineation）。然而，外围功能如业务管理和交换则需要额外的芯片来完成，因此整个解决方案至少要2或3片以上。而且，每个ASSP都尽可能多地在单个芯片内完成针对具有类似功能的应用。例如，提供SONET/SDH虚拟支路映射（VT mapping）的ASSP芯片通常提供VT-1.5、VT-2、VT-3、和VT-6映射功能，而用户在特定的产品实施中通常只需要这些功能中的一个。因此，用户实际上购买了他们不需要的那些芯片资源，而且这些多模式芯片的软件编程是非常复杂的。这些问题可以通过采用高密度可编程逻辑器件（PLD）来解决。PLD可以在单个器件内集成多种功能，如原先提到过的SONET/SDH成帧器、ATM信元定界器、业务管理器和交换单元。而且，PLD用户可以只选择他们所需要的功能，从而用较少的逻辑资源即可满足他们的应用需求。降低所需要的门数量即降低了器件的成本，也使得在单片PLD中可以实现更高的集成度，从而得到更高效的系统设计。为方便不同IP核心的集成，每个功能都应当做为系列产品的一部分进行设计，而整个系列则需要根据强大的结构方法进行功能和接口的划分。需要范围广泛的具有标准接口的可配置功能。然后，系统设计人员可以选择所需要的功能，根据特定的需要进行配置，然后简单地将定制核心和用户专用逻辑（通过标准接口）连接起来，即可以构成一个高效率的独特的设计。例如，许多公司都设计不同数据速率（155Mbps、622Mbps和2.5Gbps）的支持SONET/SDH上ATM信元或PPP分组传输的线路卡。这些线路卡的传输会集层可以区分为两个不同的功能，SONET/SDH成帧，以及ATM信元或PPP分组定界。有现成的支持信元或分组在SONET/SDH上传输的ASSP解决方案，可以通过软件配置来选择信元或分组。但其缺点是，一块特定的线路卡只采用一种模式（信元或分组），板上采用的器件却可同时支持两种模式，而且对不同的数据速率需要完全不同的芯片。可编程逻辑通信IP现在已经有用于SONET/SDH成帧、ATM信元处理和PPP分组处理的可配置的可编程逻辑IP。每个核心都可以在综合前进行配置以消除无用的功能。SONET/SDH成帧器可以配置成带有或没有以下功能：通过硬件实现的传输开销和通道开销字节的串行插入和分离、段跟踪（J0字节）监视、通道跟踪（J1字节）监视和位错误率（1秒窗口）监视。ATM信元处理器提供了信元定界、可选的信元插入和分离、性能监视、以及多达4个通用信元过滤器，可以用来监视特定用户的业务（以进行故障排除），或用来管理运营、管理和维护（OAM）流程。PPP分组处理器则提供在SONET/SDH上进行分组传输（POS）的传输会集层使用的与面向字节HDLC类似的成帧功能。系统开发人员曾经不得不在采用单一ASSP供应商的芯片组，或者采用来自不同供应商的ASSP（但需要额外的芯片连接不兼容的接口）两种方案间进行选择。为了在IP核心的集成过程中避免类似的问题，开发人员应当遵循即插即用的模式，这可以通过IP核心间的标准接口实现。（图1示出了在四类典型应用中（ATM 或 POS STS-3c/STM-1 或 STS-12c/STM-4）采用此类接口的例子。）通过在闪存中存储多种器件的编程文件，库存成本可以达到最小，同时还可保持最大的灵活性。PLD可以在线路卡的启动期间利用合适的配置（ATM over SONET/SDH STS-12c/STM-4、POS STS-12c/STM-4、ATM over SONET/SDH STS-3c/STM-1、或Packet over SONET/ SDH STS-3c/STM-1）进行初始化。这些例子中的用户逻辑可以是业务管理、路由和交换功能。用于标准总线接口的IP核心则包括有POS-PHY和 UTOPIA，以及经常用作主干处理器接口的PCI接口。由于PLD中只需要加载需要的功能，因此PLD的尺寸可以最小，同时一个PLD设计可支持每种操作模式。这样的配置还可以包括与SONET/SDH、ATM和PPP核心互补的T3成帧、T3映射以及E3映射功能。如果此类核心采用标准接口进行设计，则它们就能针对不同的应用以不同的配置形式容易地互连。例如，采用T3映射器和SONET/SDH成帧器，T3信道可以异步映射到SONET/SDH，并且，如果应用需要的话，还可在设计中通过增加T3成帧器的方法提供帧同步信息。同样，通过将T3成帧器和ATM信元处理器或PPP分组处理器相结合，一条T3线路也可以用来传输信元或分组。提供全双工的T1和E1成帧器核心和VT-1.5和VT-2映射核心也是可能的。除了单通道设计外，设计人员还可以尝试可支持多通道的配置。可利用时间切片设计技巧优化可编程逻辑核心。图2示出的是如何利用IP核心开发具有高集成度的SONET/SDH分插复用器的线路卡。图2所示的线路卡可以连接到主干完成STS3-交换。类似的线路卡可以用来实现T3线路的插入/分离、代替具有T3成帧器和T3映射器的T1成帧器和VT-1.5映射器、采用E3成帧器和E3映射器插入/分离E3线路、利用一个E1成帧器和VT-2映射器插入/分离E1线路、或插入/分离接入线路（如DSL），同时还有用户逻辑完成成帧和映射功能。相应的网络卡可以接收主干交换机来的STS-3信号，并将它们复用为STS-12以便通过OC-12环进行传输，或者复用为STS-48以通过OC-48环传输。在反方向，OC-12环的出口业务被分离为12个STS-1信号，并通过主干交换连接到适当的线路卡。IP核心本身的质量非常重要。许多设计人员都有过利用IP进行设计的不好经验，因为将来自一至多个供应商的核心和用户逻辑集成可能会非常困难。设计再利用要求超前的计划和标准的接口才能保证多个IP核心和用户逻辑容易地集成。此外，IP核心必须能够提供特定的功能和性能。为保证质量，IP供应商应当按照外部标准的要求，对复杂核心以及高性能核心（如高速接口）进行完整的硬件测试。实施成本根据测算，具有28信道VT-1.5映射器和28信道T1成帧器的一个SONET成帧器大约要用到18000个PLD逻辑单元（LE），器件成本约650美元。而外部线路接口单元（LIU）的典型价格为每T1信道12美元，因此此解决方案的总成本约为800美元。用一块PLD实现这样功能提供了足够的灵活性，从而可以应付开发过程中不可避免的性能要求变化。与此相比，采用多片ASSP的解决方案需要多片芯片，包括一个SONET成帧器、一片VT映射器以及具有集成LIU的四个T1成帧器。这一6芯片解决方案的成本差不多也是800美元，但就提供的灵活性而言却比基于PLD的解决方案差多了。另一方面，基于ASSP解决方案的软件集成相当复杂。基于PLD的解决方案本身已经具有价格竞争力了，而PLD供应商提供的向大批量、低成本芯片的升级途径使其更具竞争力。一些PLD供应商为大规模生产的高密度PLD设计提供采用低成本掩膜可编程逻辑器件（MPLD）的一揽子解决方案。从PLD设计移植到ASIC设计的成本大约为15至25万美元，依目标技术不同，不可回收的制造成本约20至50万美元。因此总的设计转换成本约40-80万美元。这一过程通常需要12周进行设计和验证、4至8周进行布线、8周生产样品、8-12周进行测试，然后再要8周才能投入量产。整个设计转换周期至少要40个星期。而且，这一过程所包含的风险是很大的，因此返工并非怪事。与此相比，将PLD设计转换至MPLD仅需要15-16周时间即可投入量产。设计转换成本仅12.5万美元，而MPLD器件的成本在大批量时将降到不到75美元。加上外部LIU的335美元成本，整个解决方案的成本仅410美元，与多片ASSP解决方案的800美元相比相当具有竞争力。嵌入处理器的作用在线路卡与主机处理器的接口方面也需要灵活性。方法之一是在上述线路卡设计中的PLD内嵌入处理器。除业界多年来采用的低性能软核心处理器之外，领先的PLD供应商已能够在PLD中嵌入高性能硬核心处理器。这一方法仍然需要主机处理器，它仍然位于处理器卡的传统位置。但嵌入式处理器提供线路卡相关的本地管理功能，这为整个系统提供了灵活性，因为可将实际的实施模块化，方便新线路和线路卡的开通，并降低了主机处理器负担。例如，T1成帧器软件可以在线路卡上进行本地处理，性能监视统计存储在PLD存储器资源中，或外部存储器中。当探测到应用错误并进行处理时，本地处理器将向主处理器发送信息，并且在主机询问时提供状态报告。开发标准的软件接口用于每一线路卡，从而使得系统新线路卡的开发成为简单任务，而且能够在软件的完全控制下实现集成。可编程逻辑可应用于各种网络应用。城域网数据通道需要可配置IP核心所提供的灵活性，其上的各种复杂功能（如本文所讨论的哪些）可以容易地采用PLD实现。在主干网上，性能是最重要的，复杂的功能通常最初由ASIC/ASSP来实现。为连接不兼容的器件，或在ASIC/ASSP间加入用户逻辑，PLD供应商提供了专门针对PLD优化的一系列业界标准高速接口可供选择，包括SPI-4 phase I （FlexBus level 4） 和SPI-4 phase II （POS-PHY level 4）。在编译器中还可以选择低速的接口，包括level 2 和level 3、链路层和物理层接口，以及可完成应用核心间接口标准转换的桥（一个POS-PHY 第三层链路层接口到四个POS-PHY 第二层物理层接口的桥）,还有 UTOPIA level 2 和 level 3核心提供。

来源:零八我的爱0次