NEC推出第二代65nm节点VLSI多层互连技术

NEC公司和NEC电子公司近日推出多层Cu/Low-k互连技术，适于第二代65nm节点VLSI应用。通过改善互连结构和介质材料，减小有效介电常数，keff，在不影响可靠性的前提下使keff的目标值达到3.0。与常规结构比较，互连功耗缩减了15%，信号速度提高24%。

Cu/Low-k互连技术特性：

（1）为第二代65nm节点低功耗VLSI应用开发出采用双重镶嵌（DD）结构的高性能、多层Cu/Low-k互连技术

（2）开发DD互连结构，引入具有次微毫米孔隙的多孔low-k电介质，通过连接寄生电容，可使互连功耗减少15%。借助薄势垒金属的耦合作用，使互连CR产品的性能提升24%

（3）开发"DD孔隙封焊技术"，使用超薄有机low-k薄膜覆盖多孔low-k薄膜的所有侧面，通路电介质可靠性提升5倍

采用多孔low-k薄膜的高性能DD互连技术要点：

1）蚀刻技术，减少对low-k薄膜等离子体的损坏
2）低热预算处理，抑制铜互连中的热应力

采用DD孔隙封焊技术以保证通路电介质的可靠性，用等离子体聚合BCB（p-BCB）薄膜作为孔隙封焊薄膜，线路电阻和通路电阻可分别减少9%和75%。

NEC将致力于开发这项技术的早期产品，预计在2004年6月15日的夏威夷VLSI技术座谈会上公布研发结果。