超低功耗电子电路系统设计原则

以手机为代表的电池供电电路的兴起，为便携式仪表开创了一个新的纪元。超低功耗电路系统(包括超低功耗的电源、单片机、放大器、液晶显示屏等)已经对电路设计人员形成了极大的诱惑。毫无疑问，超低功耗电路设计已经对低功耗电路提出了挑战，并将扩展成为电子电路中的一个重要应用领域。

虽然超低功耗设计仍然是在CMOS集成电路(IC)基础上发展起来的，但是因为用户众多，数千种专用或通用超低功耗IC不断涌现，使设计人员不再在传统的CMOS型IC上下功夫，转而选择新型超低功耗IC，致使近年来产生了多种超低功耗仪表。电池供电的水表、暖气表和煤气表近几年能够发展起来就是一个证明。目前，电池供电的单片机则是超低功耗IC的代表。

本文将对超低功耗电路设计原则进行分析，并就怎样设计成超低功耗的产品作一些论述，从而证明了这种电路在电路结构和性价比等方面对传统电路极具竞争力。

1 CMOS集成电路的功耗分析

无论是低功耗还是超低功耗IC，主要还是建立在CMOS电路基础上的。虽然超低功耗IC对单元电路进行了新形式的设计，但作为功耗分析，仍然离不开 CMOS电路基本原理。以74系列为代表的TTL集成电路，每门的平均功耗约为10mW；低功耗的TTL集成电路，每门平均功耗只有1mW。74系列高速 CMOS电路，每门平均功耗约为10μW；而超低功耗CMOS通用小规模IC，整片的静态平均功耗却可低于10μW。传统的单片机，休眠电流常在 50μA~2mA范围内；而超低功耗的单片机休眠电流可达到1μA以下。

CMOS电路的动态功耗不仅取决于负载，而且就电路内部而言，功耗与电源电压、集成度、输出电平以及工作频率都有密切联系。因此设计超低功耗电路时不得不对全部元件的内外性质做仔细分析。

CHMOS或CMOS电路的功耗特性一般可以表示为：

P=PD+PA

式中， P--总功耗

PD--静态功耗，

PD=VDD·IDD(1)

PA--动态功耗，

PA=PTC+PC＝VDD·ITC+Fclv2dd (2)

PTC --瞬时导通功耗

PC--输出电容充放电功耗

VDD--工作电源电压

IDD--静态时由电源流向电路内部的电流

ITC--脉冲电流的时间平均值

f--输入脉冲重复频率

CL--电路输出端的负载电容

式(1)为静态功耗表达式。其中，静态功耗电流IDD值常用于评价电路的静态功耗大小。它以电路中流经各PN结的反向漏电流为主，而且它与电源电压VDD有关，随着VDD的加大，IDD亦增大。

式(2)为总的动态功耗表达式。动态功耗体现在电路进行逻辑状态转换过程中内部消耗的功率。对CMOS电路来说，动态功耗反映了输入信号出现变化时所形成的功耗增量。动态功耗表现在以下两方面：

第一是瞬时导通功耗，即在信号状态转换过程，某一回路(如互补电路)的P沟道和N沟道晶体管同时导通，由电源流经两个导通沟道的电流所消耗的功率。当输入脉冲电压的幅度大于PMOS和NMOS两个开启电压的绝对值之和时，将在上升沿和下降沿产生瞬时导通功耗，如图1所示。

图中，假设两个MOS晶体管的开启电压分别为VTN和VTP，并且满足VDD＞VTN+|VTP|的关系。输入电压由逻辑低电平过渡到逻辑高电平，在t1至t2期间，既满足VI＞VTN，也满足(VDD-VI)＞|VTP|的条件，因此从VDD到VSS之间有瞬时导通电流iTC通过。而这些瞬时导通电流在整个信号周期内的过渡过程时间的平均值形成ITC，从而有：

PTC＝VDD ITC (3)

由此可见，PTC随着电源电压VDD或脉冲频率f的增加而增加，并且与脉冲电流的波形有关。如果电流波形峰值大，过渡过程中导通持续时间长，则 PTC增大。影响电流脉冲波形形状的因素比较多，例如，输入电压VI跳变过程较慢，则脉冲电流iTC持续时间就比较长；而MOS晶体管的开启电压低、跨导大，则脉冲电流iTC的峰值也大。

第二是电容充放电功耗。电路输出端逻辑电平的改变总是伴随着输出电容CL的充放电过程。以带有负载电容CL的互补电路的输出端为例，由逻辑低电平变为逻辑高电平时，VDD通过导通的P沟道电阻对输出电容CL充电；由逻辑高电平变为逻辑低电平时，CL通过导通的Ｎ沟道电阻放电。这种充放电过程在电路内部要消耗功率。将电容CL的瞬时充、放电电流与VDD之积进行积分，可以计算出电容充放电功耗PC，可表示为：

PC= fCL VDD2 (4)

由此看出，这部分功耗主要取决于外部使用条件f、CL和VDD三个参数，而与电路内部本身参数几乎无关。

从以上对CMOS电路的功耗分析可以看出，系统的总功耗与系统的电源电压有很大关系。而动态功耗除了与电源电压的平方有关外，还与其工作脉冲重复频率、脉冲波形以及输出容性负载有关。

2 超低功耗系统设计原则

通过以上分析，可以总结出超低功耗系统的设计原则。在设计超低功耗系统时，要对电源电压、时钟频率以及静态功耗进行控制。这就形成了电源宜低不宜高、时钟宜慢不宜快、系统(器件)宜静不宜动的"三相宜"原则。

结合三相宜原则，对硬件及软件设计时要注意以下四个问题：

·微处理器MCU的选择

·IC器件的选择

·供电管理硬件设计

·系统低功耗的运行管理

2.1 微处理器MCU的选择

随着超低功耗系统的兴起，一些大的单片机厂商都推出了自己的低功耗产品。如Intel公司的80C31系列，Philips公司的51LPC系列、 Microchip公司的PIC系列以及TI公司的MSP430系列等。虽然它们都采用了具有低功耗特点的CHMOS工艺，但新老产品在低功耗性能上又有很大差别。

由式(4)可以粗略地看出，如果单片机本身具有超低功耗特性，首先必须能在低电压和低频率之下工作。

其次，还要看单片机自身的特性。例如是否是面向超低功耗应用而设计的单片机，它具有几种休眠模式、工作电流大小为何、休眠电流大小为何等。

表1列出了两种单片机(Intel的80C31和Philips的P87LPC764)的低功耗特性。

由表1可知，Intel公司的80C31和Philips的P87LPC764都有两种低功耗模式：空闲模式和掉电模式。在掉电模式下，80C31的电源电流为50μA，而P87LPC764的电源电流仅为1μA。

此外，TI公司的MSP430F135单片机具有低电源电压范围(1.8~3.6V)和低工作电流特性，如在主频32kHz/电源电压2.2V时工作电流为7μA；在1MHz/2.2V时工作电流为250μA。它可以工作在低时钟频率下，如32.768kHz；还具有5种低功耗模式，备用模式时为 1.3μA，而选用第五种低功耗工作模式时，甚至能达到0.1μA的休眠电流。

总之，低电源电压和低时钟频率都对单片机的选择有很大的影响，再加上各种单片本身所具有的低功耗特性，选择合适的单片机对降低整个系统的功耗大有益处。

2.2 外围器件的选择

作为一个完整的电路系统，如果要整个系统的功耗都得以降低，单靠单片机本身并不能完成，其外围元器件的选择也相当重要。在模拟电路方面，在满足其性能要求的同时，尽量选用与单片机工作电源相匹配的低电源产品以及专为低功耗系统设计的器件。

MAXIM 公司的一些IC产品，如运放MAX4131/2/3/4、比较器MAX987/991等；Philips公司的一些I2C器件，如PCF8574、 PCF8563；还有ATMEL公司的24WC系列的I2C器件等都是μA级产品。现在各大IC生产厂商几乎都在这类产品上有所发展。

对于数字电路，一般都选HCMOS器件。仅从功耗角度考虑，对于74系列芯片可选用74HC或74HCT系列。后者比74LS系列的每门功耗小上百、上千倍。对于4000系列芯片也可选用HC或HCT系列。

最后就是显示屏，自然也要选那些低电源电压和低功耗产品。

2.3 电源管理硬件设计

采用单电池电源实现多分支电源网络管理，使得系统各功能模块的电源相对独立供电，在不工作时可以分别断电，以节省功耗。

在供电控制方式中，选择具有可关断的DC-DC模块或电源总线开关。这样可以利用微机做到实时关断控制，有利于独立供电支路功耗的管理。

在供电控制方式中的总线电源开关要选择那些导通电阻小、静态功耗小、开关速度快、驱动电流小的器件，首选MOSFET。

对于系统中电源泄漏电流也要进行检查，包括系统电源泄漏、RC泄漏、分布电路泄漏、保护电路泄漏、意外泄漏等。其间还要耐心进行静态运行的全功耗测定与比较。此外还有电源关断的防泄漏，都要在电路设计中精心考虑，切实把系统功耗降到最低。

2.4 系统低功耗的运行管理

此部分强调软件的管理。结合硬件的设计，应消除程序的无谓循环等待。当系统不工作时，应使单片机及时进入低功耗或休眠模式。可选择关断CPU时钟或系统时钟，对时钟的控制要做到忙时多用、闲时少用、不用关闭的原则。对外围电路通过SHDN(关断)控制其工作时间。

选择尽可能低的工作频率作为系统时钟和信号频率。

结合硬件中外围模块的低功耗控制功能，分别利用软件控制外围模块电源的开启和导通。

对于显示器件，不用动态扫描方式，而用静态显示方式。显示过后，可以关掉显示，甚至关掉显示模块的振荡时钟。

对于可程控的数字量输出的IC管脚，因为考虑驱动负载能力，负载常接正电源。所以在不工作时，这些管脚要尽量控制输出为高电平。

最后还要提出一个重要原则，就是尽量用软件替代硬件的原则。这样不仅简化了硬件设计，而且对降低功耗也起到了重要的作用。

以上分别对CMOS电路特性和超低功耗电路系统硬件和软件设计中应遵循的一些原则进行了分析。除此以外，还有其它一些应注意的问题，如减少电路的分布电容，在工作正常的情况下最大限度地加大各通路的阻抗等等，不再赘述。