基于FPGA的打印机走纸控制系统

摘 要： 提出了一种基于FPGA的打印机走纸控制系统的设计方案，充分利用FPGA高速处理数据的能力及自上而下设计方法的优势，运用Quartus II软件图像设计与程序设计相结合的开发方法，利用反馈式控制系统的设计理念，实现了打印机走纸系统的闭环控制，提高了走纸速度和精度。叙述了控制系统的软件设计和硬件设计，并给出了详细电路图。
关键词： 走纸控制系统；闭环控制；打印机；FPGA；Quartus II

随着经济的持续高速发展和信息化工程的大力推广，作为介质输出重要工具的票据打印机得到了广泛应用，同时随着需求的增加，对票据打印机的速度和精度的要求也越来越高[1]。目前市场上的票据打印机的走纸控制系统，主要以单片机为核心，采用开环方式直接控制步进电机，由于自身硬件的限制，其速度和精度都难以提高。因此，本文提出一种基于FPGA的打印机走纸闭环控制系统。系统以FPGA为核心，能大大提高票据打印机走纸的速度和精度，且采用普通直流电机代替步进电机，结构简单、性能可靠、成本较低。
现场可编程门阵列FPGA(Field－Programmable Gate Array)是在PAL、GAL等逻辑器件的基础上发展起来的。由于它具有集成度高、速度快、开发周期短、费用低、用户可定义功能及可重复编程和擦写等许多优点，其应用领域不断扩大。这些器件的灵活性和通用性使它们成为了研制和开发复杂数字系统的理想选择[2-3]。
1 系统整体设计
本系统作为打印机控制系统的一部分，采用了ARM+FPGA的结构，该结构以高速FPGA处理器来完成电机的闭环控制，以ARM处理器来实现FPGA的功能控制，使得运动控制精度更高、速度更快。同时在提高控制系统通用性、可移植性的指导思想下，将系统核心部件的软、硬件设计成一个模块，可以方便地移植到不同的设备上[4]。
2 FPGA内部逻辑设计
本系统内部分为五个模块，分别为接口模块、寄存器模块、反馈信号处理模块、显示模块和时钟处理模块。其结构如图1所示。

2.1 接口模块
接口模块包括锁存器、译码器、收发三态门和输出选择器。它的主要功能是与ARM进行通信，接受ARM发出的指令和数据，并传递给寄存器模块存储，或是将寄存器中的数据传递给ARM进行处理。
在接口模块的四个器件中，为了实现数据总线和地址总线的复用，收发三态门的作用至关重要。它的作用为转换总线的收发状态，即在接收数据时，寄存器的数据输入总线和数据/地址总线接通，而输出选择器的数据输出总线处于高阻状态；在发送数据时，输出选择器的数据输出总线与数据/地址总线接通，而寄存器的数据输入总线处于高阻状态。这样可避免总线上的数据冲突。
2.2 寄存器模块
寄存器模块由8个寄存器组成，地址从0XFFF0到0XFFF7。具体设定见表1。

控制寄存器的功能为存储ARM发出的控制信息。系统根据该存储器的数值决定自己的工作状态。其中D2~D0位为脉冲预分频设置位，系统根据这三位的值决定对光电编码器信号的分频数。D3为控制启动位，该位置1时，系统发出控制信号，否则不发出。D4~D7位功能未定。
脉冲匹配预设值寄存器的功能为存储脉冲匹配预设值，设置范围为0~255，根据实际需要可扩展寄存器的位数。系统将光电编码器的反馈值计数后与预设值比较，从而判断运动是否到位。
速率寄存器的功能为存储电机的转动速率，可提供给ARM读取或直接显示。
2.3 反馈信号处理模块
反馈信号处理模块及时钟模块的顶层原理图如图2所示。反馈信号处理模块包括倍频模块和信号处理模块。
倍频模块的功能是将光电编码器输出的反馈信号进行二、四倍频，或者不进行倍频，供后续模块使用。同时，因为FPGA运行过程不可避免会导致输出信号相对原始信号有延迟，所以对光电编码器输出的零位信号进行处理，使其与输出信号相符，起到零位信号的标定作用。

信号处理模块包括选择器、比较器和速率计算器。该模块首先根据控制寄存器的数值，选择指定的输入信号，然后分别由比较器和速率计算器处理。比较器将信号计数后与脉冲匹配预设值寄存器中的数字比较，若相等，则输出一个脉冲。速率计算器的功能为计算电机的转动速率，然后输出给速率寄存器。
2.4 时钟模块
时钟模块包括时钟分频器和时钟计数器。由晶振提供的时钟为48 MHz，频率过高。由于输出脉冲脉宽是时钟周期的两倍，所以输出脉宽太小，不利于后续处理，需由时钟分频器分频后才能被倍频和显示模块使用。时钟计数器的功能为定时输出脉冲，提供给速率计算器。
2.5 显示模块
显示模块由十进制转换器和扫描器组成。速率计算器的二进制数值需由十进制转换器转换成十进制，然后通过扫描器将数值的每一位在数码管上显示。其顶层示意图如图3所示。

3 仿真及实验结果
本系统是以Altera公司的Quartus II为平台、采用Verilog HDL语言开发的。Quartus II作为Altera公司的专用开发平台，包括设计输入、编译、仿真、器件编程等功能。它使用方便，允许用户用原理图、语言编程、波形图等多种输入方法进行设计。
图4是在设定为4倍频、预设值为9模式下的系统仿真波形图。其中add为数据/地址总线，en为锁存信号，we为写信号，oe为读信号，ina和inb为相位差为90°的两路方波信号(代替光电编码器的输出信号)，int0为脉冲匹配信号。

系统先将控制指令FA写入地址为F0的寄存器，然后将预设值9写入地址为F1的寄存器，在如此的设定下，系统得到ina和inb倍频后的脉冲信号outc，对outc计数，并与预设值比较，获得脉冲匹配信号int0。从图中可看出，每10个outc脉冲得到一个int0脉冲，与预定的功能完全一致。最后，系统读取地址为F0的寄存器的值，由outp输出。由于软件不能对三态门进行仿真，所以未将读取的数据从数据/地址总线输出。
将程序综合、编译、下载后，在实际系统中的实验结果与仿真结果完全一致，系统能精确地输出电机控制信号。且因FPGA的快速数据处理能力，能接受并处理频率高达100 kHz的光电编码器的输出信号，所以大大提高了系统的速度。另一方面，由于输出的控制信号通过其他电路的处理，可直接用于精确控制直流电机的启动停止，不需用步进电机提高系统的精度，节约了成本。
由于运动控制系统的控制逻辑较多，若采用分立元件进行设计，由于系统过于复杂，线路互联延迟及布线等原因极易造成系统不稳定，从而影响系统的控制精度。而FPGA器件能提高系统的集成度，可方便地解决以上问题。以FPGA设计的反馈式打印机走纸控制系统实现简单，便于调试，运行可靠，且在控制速度、精度、成本上较目前市场上的产品有所提高。
参考文献
[1] 《电子计算机及外部设备》期刊编辑部. 国内外票据打印机现状与国内市场趋势[J]. 电子计算机及外部设备，1999，23(2)：75-76.
[2] 褚振勇，齐亮，田心红，等.FPGA设计及应用[M].西安：西安电子科技大学出版社，2006.
[3] Altera. Configuration handbook [EB/ OL ] . http： //www. altera. com， 2004-11-05.
[4] 冉龙明.基于ARM和FPGA的数控系统研究及实现[D].成都：电子科技大学，2008.