一种BiCMOS工艺的AB类自适应偏置输出级

(1．重庆邮电学院　重庆　400065；2．信息产业部电子二十四所　重庆　400060)

摘　要：介绍了一种采用BiCMOS工艺技术制造的具有较大的驱动能力、转换速率和较低的功耗的AB类输出级。他是利用跨导线性原理实现自适应偏置的AB类输出级。通过对这种结构的工作原理，结构特点的分析，仿真得出电阻负载为2 kΩ，电容负载为100 pF时的最大上升、下降转换速率分别为40 V/μs和30 V/μs；在±15 V的电源下，静态功耗小于10 mW。
关键词：模拟集成电路；跨导线性原理；专用集成电路；放大器

1　引　言
通常设计运算放大器的输出级时，要考虑他的驱动负载能力、输出动态幅度、输出阻抗以及频率特性。好的输出级电路应具有强的驱动能力、底的输出阻抗、大的输出幅度和较好的频率特性。
在BiCMOS电路中，由于BiCMOS工艺可以很方便地制造出双极晶体管，所以常采用如图1所示的射极输出级电路形式，此时M₁只是用作恒流源作为Q₁的直流偏置。他的正向驱动能力，取决于输出管的跨导，在负向输出时，M₁必须用作负向驱动管。由于负向工作的MOSFET同正向工作的BJT的传输特性不一样，输出电压的上升和下降速率是不同的，另外此类电路属于甲类状态，静态功耗较大。

为了改善输出电流驱动能力的对称性还有一种常用的改进型电路如图2所示，他加了一级CMOS共源放大器，提供一定的电流增益，并将输入信号方向加到Q₁的基极，M₃所加信号与输入信号同向，当输出电流负向变化时，输入信号正向变化，从而使M₃的电流吸收能力得到扩展，改善了电流驱动能力的对称性，但是这种电路的输出电阻比较大，同时下拉负载管M₃在正向输出时无法关断，所以功耗较大，难以适应大电压摆幅，大电流输出的情况。

针对以上情况，因此需设计新增运算网络F，如图3所示，这样才能保证正、负向的传输特性一样，克服零点失真。

下面来求网络F的运算函数，正向输出时，其传输特性为：

设计AB类输出级的重点及难点就是设计出满足速度、功耗要求的运算网络F，本文提出利用跨导线性原理建立运算网络F的一种强驱动能力的AB类BiCMOS输出级。他具有负向输出摆幅大、静态功耗小、输出效率高、建立时间短、正负向电流输出能力一致的优点。

2　输出级分析与设计
在分析AB类BiCMOS输出级原理前，先来推导一个重要公式。众所周知，三极管在线性放大区工作时，若假定三极管的β>>1其V_BE与集电极I_C的关系可表示为：　

其中：I_S为三极管发射极反向漏电流，且：

其中：q是电子点荷；A是发射极面积；D_n是基区中少数载流子的平均扩散系数；n_i是硅材料的本征载流子浓度；W_B是基区宽度；N_A是基区受主杂质浓度。
在包含N个PN结的闭环(简称TL环路)中，用某种方法使结正向导通，结电压V_BE之和应等于0，结合式(4)和式(5)即得：

式(6)中在所有项均出现热电压V_T，可以假定所有结的V_T都相等。考虑到ln(1)＝0，且I_S∝А，式(6)可改写为：

目前任何实际电路均工作于I_E/I_S>>1的情况，因此，为保持积为1，在维持合理的工作电流的同时，必需满足2个基本条件：
(1)V_BE环内的结数必须是偶数(至少2个)。
(2)面向顺时针方向(Cw)和面向逆时针方向(CCw)的结数必须相等。
根据对称要求，式(6)可重写为：

I_C/I_S正是发射极电流密度，于是式(8)可阐述为：在一个包含偶数个正向偏置BE结的闭环中，若面向顺时针方向(Cw)和面向逆时针方向(CCw)的结数相等，则顺时针方向的发射极电流密度之积等于逆时针方向的发射极电流密度之积。此原理是电流模式模拟集成电路设计中重要的跨导线性原理(TLP)，他是设计和分析双极型BJT模拟集成电路的一个有力工具。应用跨导线性原理使得有可能很快鉴别相当复杂电路的性能，使分析变得简单。
图4是一种利用跨导线性原理的AB类BiCMOS输出级电原理图，负向输出时利用Q₄的放大作用为M₂提供栅极电压V_GS以满足式(3)的要求。注意，该电路中的电流源I₀不能是常数，否则负向输出时Q₂始终有一电流不能截止，从而降低输出级的效率。实用中，该电路还必需附加另外辅助电路。
假定Q₁～Q₄的，则常数I_C1=I_C3I₁=， 图4中Q₁～Q₄形成一个闭合的BE结环，静态时，所有BE结都正向导通，跟据跨导线性原理可直接写出：

分别为Q₁～Q₄静态时的集电极电流，A₁～A₄分别为Q₁～Q₄发射结面积。

双电源工作正向输出时，随着输入电压V_i↑，I_C2↑，由式(9)可知I_C4↓降低，V_J降低，Q₅逐渐开启，Q₄逐渐截止，I_C5＝I₀，Q₄截止后M₂的栅极电压V_GM1＝V_J＝V_K－V_BE5V_K－0．7＝常数，通常在M₂的开启电压以下，此时输出极等效于一个普通射随器。其最大正向输出幅度V_omax＋由输入电压V_i决定：

负向输出时，随着输入电压V_i↓ V_B1(V_B2)↓ 由式(9)可知I_C2↓ V_BE4↑I_C4=(I₀-I_C5)↑ I_C4的增加将使得V_J升高，当(I_C4)_max＝I₀时，I_C2降到最低(I_C2)_min＝KI₁²/I₀，图5是用Cadence仿真所得的V_J和I_C4随输出变化的DC扫描，当输出从正向输出变为负向输出时，I_C4开始导通、V_J升高、下拉管M₂打开、电流灌入。此时Q₅截止，构成的以负载为负反馈的共射放大器，于是V_J随着V_i的下降逐渐上升，负向输出电压V_o－逐渐下降，V_ceQ4不断减小，当不断减小负向输出电压下降到使Q₄退出饱和状态时，输出电压V_o－降到最低(不再随V_i的下降而下降)。

先定性分析V_omax－与负载R_L的关系。在图4中，由于负载R_L及下拉管M₂在Q₄构成的射级放大器中是电压(V_omax－)负反馈元件，根据负反馈原理，这种电压负反馈关系可在很大负载范围内稳定输出电压V_omax－，即V_omax－与负载R_L几乎无关，只有当｜V_omax－｜/R_L≤I₀时，此时M₂几乎截止，I₀也将因V_J的减小逐渐退出饱和状态而减小，这时R_L的变化才会使｜V_omax－｜的变化速率加快。若I₀取100μA，则R_L在2～40 kΩ范围内变化时V_omax－的变化幅度不超过10％。
负向输出最大时，下面大致估算负向最大输出电压V_0max－。流经Q₄和M₂的电流分为2部分外部灌入电流和Q₂的I_C2，其中Q₂的I_C2为：

在通常情况下，负向输出时由于Q₅趋近于截止状态，I_C2与输入灌电流相比可以忽略不计。在负向输出最大时可得出如下结论，当Q₄退出饱和状态时：

仿真结果如图6所示，当V_J和V_o接近时，Q₄退出饱和状态负向输出达到最大值。联合式(12)和式(13)可求得：

3　电路仿真模拟结果
该运放输出级采用了6μmBiCMOS工艺，设计的目标是驱动较重电容负载(达到100 pF)，输出摆幅＞±10 V，较大的电流输出和灌入电流(达到5 mA)，在最大输入输出电压的情况下负载可达到2 kΩ，同时满足速度和功耗的要求。
利用Cadence仿真获得了所希望的较大的转换速率，如图7所示，是输入为－10～＋10 V峰峰值方波时的输出波形。可见，在电阻负载为2 kΩ，电容负载为100 pF时最大上升、下降转换速率分别可达到40 V/μs和30 V/μs。

输出级的静态和动态功耗是输出功率电路极其重要的性能指标，本文所提出的自适应偏置AB类输出级在这方面有着优异的表现，图8中所示的2条波形线分别是正向输出驱动管Q₃和负向输出下拉管M₂在输出电压从－10 V变化到＋10 V时电流输出的DC扫描图，可以看出，在正向输出时，M₂和Q₄(见图5)都趋近于关断，而在负向输出时，Q₂也趋近于截止，使输出效率得到极大提高。

4　结　语
自适应偏置AB类输出级同样也因正、负向和静态附近工作情况不同其频率响应也不同，主要表现在负向输出时的相移比正向输出时大，为改善负向输出的频率特性，引入了共栅MOS晶体管M₁，M₂，这3个共栅晶体管使该输出级的负向频率特性有了明显改善，仿真结果表明，这种自适应偏置BiCMOSAB类输出级带宽、静态功耗、速度及负向摆幅远远优于通常结构的BiCMOSAB类输出级(输出摆幅＞±10 V，静态电流＜300μA，正、负向建立时间＜1．5μS)。

参考文献

［1］Gray P R Meyer RG ．MOS operational amplifier design - tutorial overview ［J］. IEEE J .Solid -State Circuit 1982 (12).
［2］Gilbert B . Wideband negative - current mirror［J］．Electronics Letters，1975，11(6)．
［3］Toumazou，Lidgey C，FJ＆Haigh，D．G．模拟集成电路设计电流模法［M］．姚玉洁，
冯军，尹洪，等译．北京：高等教育出版社，1996．
［4］Degrauwe M G，Rijmenants，Vittoz J，etal．Adaptive biasing CMOSamplifiers［J］．IEEE J Solid-State Circuit，1982，(6)．