FPGA开发板设计中的信号完整性分析

摘 要： 描述了板级设计中信号完整性的一般概念及影响信号完整性的因素和解决办法。介绍了HyperLynx信号完整性仿真工具。通过实例说明了在FPGA开发板设计中如何应用HyperLynx仿真工具保证板卡的信号质量。
关键词： 信号完整性；FPGA；HyperLynx

　FPGA以其体积小、集成度高、功耗低、速度快、可无限次反复编程等特点，被广泛用于复杂系统的设计，已成为开发电子产品的首选器件。随着IC工艺的不断发展，FPGA器件的性能越来越高、速度越来越快，其外围配套芯片的性能也随之不断提高。由于整个电路系统时钟频率的提升，信号的电平切换速度不断加快，信号的边沿不断变陡，电磁兼容性的要求也不断提高，因而电路板的板层特性、器件布局以及高速信号线的布线策略成为影响FPGA系统信号质量的重要因素。设计人员在进行FPGA开发板设计时，必须考虑到传输线效应引起的反射、串扰、信号延迟等信号完整性问题，通过仿真技术对电路板进行信号完整性分析，并通过材质、器件、布局的调整，提前解除设计隐患。
1 信号完整性
信号完整性是指信号在信号线上的质量，即信号在电路中能以正确的时序和电压做出响应的能力。如果信号能以要求的时序、持续时间、电压幅值到达接收端，则认为电路具有良好的信号完整性，否则认为信号完整性差[1]。
2 影响信号完整性的因素
在高速电路中，由于传输线效应等因素的影响，信号质量会大大降低，信号的完整性往往无法满足实际需求。传输线效应指信号反射、延迟和时序错误、过冲、串扰、电磁辐射等。在电路系统中，传输线是由两条具有一定长度的导体组成回路的连接线，其电流返回到地或电源，通常也可称为延迟线，其主要任务是有效传输信号。从实践经验中得知，一旦传输线的长度大于驱动器上升时间或者下降时间对应的有效长度的1/6时，则可认为信号为高速信号并产生传输线效应[2]。所有信号完整性相关的传输线效应都与下面四类特定噪声源中的一个有关。
2.1 单一网络的反射
在信号路径或返回路径上，一旦阻抗发生变化，信号就会在变化处产生反射，并在通过互连线的剩余部分时发生失真。如果阻抗改变的程度足够大，则失真会导致错误的触发。使阻抗发生改变的情况有：线宽变化、层转换、返回路径平面上的间隙，接插件，分支线、T形线或桩线，网络末端等[3]。通过采用使路径阻抗保持不变的拓扑结构(如菊花链结构)，或在关键地方放置电阻(端接匹配)可以有效控制反射。
2.2 多网络间的串扰
当网络传播信号时，有些电压和电流能传递到邻近的静态网络上，即使动态网络上的信号质量非常好，一些信号也会以有害的噪声形式耦合到邻近的静态网络上[3]。通过优化相邻信号线的物理设计，遵守高速信号线布线的“3W原则”，可以有效减少耦合，从而减小串扰。
2.3 电源分配系统中的轨道塌陷
当通过电源和地路径的电流发生变化，如芯片输出引脚电平切换时，在电源路径和地路径间的阻抗上就会产生一个压降，这个压降就是电源与地间的电压减小或塌陷。减小轨道塌陷的方法有：减小电源层和底层间介质的厚度；芯片周围添加去耦电容等[3]。
2.4 来自原件或系统的电磁干扰
当板级时钟频率在100 MHz～500 MHz时，电路板极有可能干扰通信，所以必须降低它的电磁辐射。前面所提的三个信号完整性因素也同时是电磁干扰的根源，因此通过减小反射、串扰和轨道塌陷也能降低辐射。