高清晰度数字电视传输系统(DMB-T)系统级仿真设计与实现方案

在有限带宽内传输高清晰度数字电视对视频、音频压缩编码和信道编码都提出了更高的要求，而且在进行地面传输的情况下无线环境的各种衰减和干扰也不可避免，同时考虑到移动环境下的接收需求，在新一代的地面数字电视传输系统中必需引入无线通信的最新技术。数字电视广播和现代数字通讯技术的结合，使得传统的电视传媒得以在通信网络的基础上新生。

　　清华大学在综合吸收国外已有高清晰度数字电视标准优点的基础上，完全自主地开发完成了地面数字多媒体电视广播传输协议DMB-T并申请了职务发明专利。在深圳举行的第二届中国国际高新技术成果交易会上，清华大学对此项技术进行了全面展示，得到众多专家的肯定。　　在DMB-T系统设计中采用了Cadence公司的系统级设计与仿真软件SPW Signal Processing Worksystem。在大型系统设计中只有实现算法和系统级的优化，才能对系统性能有极大的提升，因为它比底层优化具有更大的优化空间。以Cadence公司的软件工具为例?相应的系统级设计流程如图1所示。　　传统的电子设计流程通常从硬件描述语言VHDL或Verilog开始?直接进行与硬件相关的优化而真正高层算法的优化十分有限。这种设计思想在系统规模较小，相应算法也较成熟时比较适用，而现在电子设计的规模越来越大，复杂度越来越高，很大的工作量都会集中在前期的高层算法开发上，以前的流程将不再满足需要。　　系统级设计方法是指设计时首先利用专门的系统级设计工具如SPW来进行算法开发，与传统设计方法不同的是系统级设计工具可以使用户从繁琐的硬件实现中解脱出来，集中精力于相应的算法开发，通过仿真来验证系统算法的可行性并得到性能指标。算法确定之后，设计者再通过硬件设计系统(Hardware Design System)和软硬件协同仿真接口Co-Sim把系统级设计的结果转换为硬件描述语言VHDL或Verilog HDL，再用FPGA或ASIC实现。　　1 理想系统仿真　　数字电视传输系统涉及调制、编码、发送和接收、解码、解调诸多子系统，但信道的建模对系统性能具有重要意义。DMB-T中采用的核心技术是 OFDM正交频分复用，在信道估计和同步算法上比欧洲的DVB-T有很大改进。在设计方法学上，可先考虑建立信道噪声和干扰不存在的理想传输信道，着重调制、解调、编码与解码系统的设计，先建立一个理想的系统模型。　　对调制方式、纠错外码、时域和频域的交织编码、纠错内码的描述如图2所示。　　在调制和编码过程中提供了若干种可选的模式，如外码选用高数据率的RS208?200或高保护率的RS208?188等。这主要是为了对不同的数据提供不同的优先级和保护级别，达到分层传输的目的。　　理想系统仿真主要是为了验证系统信号传输流程的正确性。本设计是一个数字电视的设计，所以最直观的方法就是对传输系统输入一个MPEG2的码流，在系统输出端观察接收到的码流并用MPEG2播放器播放，这样可以看到理想系统中整个数据通道的设计是完全正确的。用SPW可以方便地调整参数及替换相关的模块，以便系统的总体性能最佳。相应的接收过程是解码、解交织、解调制的过程，选用何种模式及选用什么参数只需在设计中简单地修改即可，不断调整参数和模块可实现系统总体性能的最优化。　　可以看出，DMB-T具有很强的前向纠错能力。从理论上来说，采用OFDM调制在接收机中的FFT可以平滑掉短持续时间的各种脉冲，所以应该对时间域的脉冲干扰更为健壮；而高保护率的RS 208 188 码和 104 2 、 52 4 模式的交织编码也使DMB-T具有很强的抗脉冲干扰能力。　　DMB-T采用OFDM正交多载波调制，使用大量子载波来进行数据传输，单频干扰会损害少量子载波，而丢失的数据很容易就可以通过纠错编码来纠正。所以DMB-T也具有很强的抗单频干扰能力。　　用通用的比较标准来看，在AWGN信道下DMB-T对SDTV的载噪比容限 Eb/No 为7.8Db 而对HDTV的载噪比容限为10.8dB。这里利用了分层传输的思想，有两个不同的结果，但即使是对于HDTV来说DMB-T也具有较为突出的抗噪性能。　　2 高斯白噪声AWGN和多径性能研究　　在建立理想系统以后需要添加多径信道模型和相应的信道估计及处理模块，因多径建模和信道估计算法相对较为复杂，故仿真较耗时。除了参数仿真，还做了MPEG2码流的仿真。用SPW得到的仿真界面如图3所示。 可用鼠标调节图中的按钮和滚动条，从而达到交互式调整系统参数的目的。图右上角对应美国和欧洲定义的无线信道多径模型，设计中点击相应按钮加入对应的多径模型，就可以得到相应的仿真结果。对于指定的多径模型，可调整信噪比观察不同的仿真结果。用户仿真时可选图3右上角的adjustable multipath按钮任意设定多径模型并设定图3右半部分的多径参数和完成相应仿真。图3对应美国标准mpath_b信道模型，而左下部分是本系统根据接收信号作出的信道估计结果。可以看出这两者是非常匹配的。　　DMB-T系统中是在时域插入序列，利用信道的冲击响应来进行信道估计，对数据传输率的影响为7%。高斯噪声和时变信道对本信道估计算法的影响并不大，而且由于在开发设计过程中对算法进行了较多的优化与改进，所以本系统在抗多径干扰方面具有突出的性能，对移动接收环境尤其适用。对系统参数的仿真结果如图4所示。 3 系统同步性能仿真　　为了评估系统的同步性能，设计了专门的同步电路，包括transmitter、Code acquisition、STR、AFC、FFT和Channel Estimation等部分，完整地实现了系统同步功能。仿真的交互式界面如图5所示。　　图5中的Time ms 域示出的是实际系统运行的时间与仿真时间不同，下面各域表示频率偏移、时间偏移以及设计系统同步电路估计出来的频偏和时偏，在捕获同步序列后Code Acquisition Lock″域由红变绿，右半部分的域表示了信道估计之前和之后对应的星座图。从仿真可以得到整个码同步捕获时间仅仅需要5ms 这比同类系统的同步时间大大缩短，且时偏和频偏的纠正都达到了设计要求。　　在DMB-T中同时利用了时域和频域的信息进。　　采样时钟同步，利用扩频伪随机PN序列进行载波同步，信号的捕获时间缩短为5ms，并在20ms以内就能够完成时域和频域纠正，系统实现同步。　　4 设计实现的流程　　以往的设计流程中没有系统级仿真这一步，通常是在硬件完成以后才能进行修改和优化，而在系统级这个层次上进行的算法优化和参数调整不仅成本低，而且效率也很高。通过不断调整系统参数和改进相关算法得到最优性能和理论上的最优参数。从前面可以看出，采用SPW软件进行系统级设计与仿真可以让设计者把主要的精力放在系统的算法实现及优化上，而不必过多地考虑具体硬件实现。　　当这些系统级仿真都全部完成以后，如图1的流程图所示，采用Cadence公司的硬件设计系统HDS、Verilog仿真软件Verilog- XL和NC-Verilog、SPW和Verilog HDL协同仿真软件等把SPW中的系统级设计转换为RTL级的Verilog硬件描述语言，用FPGA实现、PCB布板进行验证。对FPGA实现的原型样机进行实地测试以后，可以把完整的设计做成专用集成电路ASIC。