高速高密度PCB设计的关键技术与进展

高速高密度已逐步成为许多现代电子产品的显著发展趋势之一,高速高密度设计技术即成为一个重要的研究领域。

与传统的设计相比,高速高密度设计有若干关键技术问题,需要开发新的设计技术,有很多理论问题和技术问题尚待深入研究。同时,对高速高密度要求越来越高,使高速高密度设计不断面临新的问题;大量相关研究成果的不断出现,推动高速高密度设计技术不断发展。本文介绍高速高密度设计的关键技术问题(信号完整性、电源完整性、EMC /EM I和热分析)和相关EDA技术的新进展,讨论高速高密度设计的几种重要趋势。

关键技术问题

高速高密度设计的关键技术问题主要有信号完整性( signal integrity, SI) 、电源完整性(power integrity, P I) 、EMC /EM I和热分析。

信号完整性

信号完整性主要指信号在信号线上传输的质量1当电路信号能以要求的时序( timing) 、持续时间和电压幅值到达接收芯片的引脚时,该电路就有好的信号完整性。当信号不能正常响应或信号质量不能使系统长期稳定工作时,就出现了信号完整性问题。信号完整性问题主要表现为:延迟、反射、过冲、振铃、串扰、时序、同步切换噪声、EM I等。

信号完整性问题将直接导致信号失真、时序错误,以及产生错误的数据、地址和控制信号,从而造成系统出错甚至瘫痪。通常,对数字芯片而言,高于V IH的电平是逻辑1,低于V IL的电平是逻辑0,在VIL ～VIH之间的电平是不确定状态。对于有振铃的数字信号,当振荡电平进入VIL ～VIH的不确定区时,就可能引起逻辑错误。数字信号的传输必须有正确的时序。一般的数字芯片都要求数据必须在时钟触发沿的tsetup前就要稳定,才能保证逻辑的时序正确。信号传输延迟的时间太长,则可能在时钟的上升沿或下降沿处接收不到正确的逻辑,从而引起时序错误。

引起信号完整性问题的原因较复杂,元器件的参数、的参数、元器件在上的布局、高速信号的布线等都是影响信号完整性的重要因素。信号完整性是个系统问题,研究和解决信号完整性问题必须用系统的观点。

相对而言,人们对信号完整性问题的研究经历了几十年,取得了很多重要的理论与技术成果,积累了丰富的经验。很多信号完整性技术已比较成熟,已得到广泛应用。

电源完整性

电源完整性主要指高速系统中,电源分配系统(powerdistribution system, PDS)在不同频率上,阻抗特性不同,使上电源层与地层间的电压在电路板的各处不尽相同,从而造成供电不连续,产生电源噪声,使芯片不能正常工作。同时,由于高频辐射,电源完整性问题还会带来EMC /EM I问题。在高速度、低工作电压的电路中,电源噪声的危害尤为严重。

电源完整性的提出,源于在不考虑电源的影响下基于布线和器件模型而进行信号完整性分析时所带来的巨大误差。

相对而言,对电源完整性的研究起步较晚,理论研究和技术手段尚不够成熟,是目前高速高密度设计最大的挑战之一。目前主要是采取一些通行的措施,在一定程度上,尽量减小由电源完整性问题带来的不利影响。所采取的主要措施,一是优化的叠层、布局和布线设计;二是适当增加退耦电容。当系统频率小于300～400 MHz时,在适当的位置设置合适的电容,有助于减小电源完整性问题的影响。但是,当系统频率更高时,退耦电容的作用很小。在这种情况下,只有通过优化设计来减小电源完整性问题的影响。

EMC

EMC ( electro-magnetic compatibility)通常定义为:“设备或系统在其电磁环境中能正常工作且不对该环境中任何事物构成不能承受的电磁骚扰的能力。”也有的定义为:“是研究在有限的空间、有限的时间和有限的频谱资源条件下,各种用电设备(分系统、系统,广义的还包括生物体)可以共存并不至引起降级的一门科学。”

EMC主要研究EM I ( electro-magnetic interference) 和EMS( electro-magnetic suscep tibility)两方面的内容。EM I的产生是由于电磁干扰源通过耦合路径将能量传递给敏感系统造成的。它包括由导线和公共地线的传导、通过空间辐射或通过近场耦合三种基本形式。

电子产品的EMC非常重要,目前许多国家和地区都有严格的、齐全的EMC标准,越来越多的电子产品必须通过相关的EMC测试认证才能进入市场。而且,随着电磁环境的日益恶化,对电子产品的EMC要求会越来越高。

相对而言, EMC问题最为复杂。当上升(下降)时间( rise time or fall time)由5 ns减小为2.5 ns, EM I将提高约4倍。EM I的频谱宽度与上升时间成反比1EM I的辐射强度与频率的平方成正比1这类EM I辐射的频率范围约为数十MHz至数GHz。这些高频对应的波长很短, 上很短的连接线甚至芯片内的互连线都可能成为高效的发射或接收天线,进而引起严重的EMC问题。Henry Ott咨询公司总裁Henry W Ott在东部 设计研讨会( Design Conference-East)上的主题演讲中强调:“在高速设计的时代, 设计人员如果不更多地了解EMC问题,将会面临许多意想不到的问题。”“由于设计速度更快,且无线设计已越来越普遍, EMC将成为一个更为巨大的挑战。”

由于EMC的复杂性,加上现代电子产品对EMC的要求越来越高, EMC技术将是一个需要长期研究的重要领域。目前预防和解决EMC问题,主要是遵循一些通行的设计约束规则,但具体采用那些规则,效果如何,则必须具体问题具体分析,在很大程度上取决于设计人员的理论水平和实际经验。

热分析

广泛应用的CMOS数字芯片的动态功耗随工作速度的提高而变大, 如CMOS反相器的动态功耗Pdyn = CLV2DDf0→1 。由于集肤效应,连接导线的有效导电截面积随频率的升高而减小,导致连接导线的电阻随频率的升高而变大(Rac∝ f)。连接导线还有电感,感抗(2πfL )也随频率的升高而变大。连接导线的阻抗可视为二者的串联。可见连接导线的功耗也随工作速度的提高而变大。功耗变大即热量增多。元器件的高密度引脚封装和小型化封装,以及上元器件密度增大,都使散热条件变差。这些因素可导致温度过高。

电子元器件都有规定的工作温度范围,温度升高会引起元器件性能下降和过早失效,温度过高会烧坏元器件、线路( traces) 、过孔( vias)等。因此,高速高密度的热分析也是很重要的。通过热分析,确定的热场分布、元器件和焊点的温度,确定设计中潜在的散热和可靠性问题,以便有针对性地采取必要的措施。

高速高密度的热分析涉及传热理论、元器件的热模型、元器件的布局、电路的工作模式(如静态与动态) 、自然与人工散热措施等多种复杂因素,所以这一工作很难由人工完成。有些EDA工具虽有热分析功能,但远不能满足高速高密度设计的需要。

顺便指出,高速高密度 中的信号完整性、电源完整性、EMC/EM I等问题,相互影响,相互制约。在 设计过程中,需要综合考虑这些问题。

相关EDA技术的新进展

从高速高密度的关键技术问题可见,传统的设计方法已不能适应高速高密度设计的需要，据专家介绍:“要进行高速系统设计,首先要有较强的高速设计概念及高速设计理论,规范的设计流程,利用先进的高速设计工具,进行充分的预分析,获得一定的约束规则,严格按照规则驱动布局布线,严格进行后仿真验证,确保设计的准确性,反复通过这种设计流程实践,可以不断提高速设计领域的设计技能。”可见,对高速高密度设计而言,除了要具备必要的理论知识和实际经验外,先进的EDA工具的帮助是至关重要的。利用EDA工具的仿真功能,可以判断功能是否正确、性能如何;可以判断改进的方向是否正确、效果如何;可以对不同的方案进行比较与选择。

对高速高密度设计,从原理图设计到设计一般都是在EDA工具的帮助下完成的。目前盛行的EDA工具有Protel、PADS、OrCAD、Cadence、Mentor等。这些EDA工具各有特点,其功能与用法从很多文献和网站上都可以查到。一些EDA工具都不同程度地支持仿真,包括信号完整性仿真、电磁干扰仿真、热仿真等。对信号完整性和电磁干扰仿真较成功的有Cadence、Mentor等; 对热仿真较成功的有FLOTHERM、Auto Therm、BETAsoft、Quick Thermal等。下面主要介绍这些仿真功能的新进展。

对信号完整性仿真, Cadence的SpectraQuest是一个较好的仿真工具,利用它可以在设计前期进行建模、仿真,从而形成约束规则指导后期的布局布线,提高设计效率。Cadence在2004年6 月推出了专门针对千MHz的仿真器MGH,可以在几秒之内完成数万B IT千MHz信号的仿真,使仿真功能更加强大。

由于电源完整性是一个新挑战,目前仿真工具相对较少。据介绍, Cadence的电源完整性工具P I已推向市场,并已成功应用到一些客户的设计中。

目前EMC /EM I的仿真效果是最差的, 主要是因为EMC EM I的复杂性。目前主要采用专家检查的方式,即按照国际通用标准将EMC/EM I问题变成上布局布线的规则。Cadence的EMControl就是这样一个类似于专家系统的规则检查工具,同时还提供客户化的接口,方便客户编写适合于本公司的EMC /EM I检查规则。Mentor Graphics的Quiet Expert可以检查引起EM I问题的不正确的布线结构,找出问题,并给出导致EM I问题的原因和建议的解决方案。在三维分析方面, Ansoft、Ap sim等可提供专门的工具和方法,且这些工具可与Cadence和Mentor Graphics的系统工具配合使用。

FLOTHERM是一个电子行业热分析的标准软件,是基于计算流体力学(CFD)的热分析软件。全球范围内有数以千计的公司用FLOTHERM来交换热模型。领先的电子部件生产商向他们的客户提供其产品的FLOTHERM 模型。

Auto Therm板级热分析工具将 的热分析移至设计过程的早期,实现设计的一次成功和改善的可靠性。Auto Therm自动从LAYOUT或Fablink数据库中生成完整的热模型,加快电路板、元器件和环境的热定义,减少热分析的执行时间。分析结果可以定制以图形、图表和报告的方式。采用what-if分析方式,通过改变边界条件、放置器件和增加散热器或风扇,快速分析并提出在不同条件下板级热分布状况。Auto Therm可进行稳态和瞬态的传导、对流和辐射分析,进而研究冷却失效和循环过程的瞬态效应。

BETAsoft通过确定的温度及其梯度、元器件和焊点的温度,可以方便地确定设计中潜在的散热和可靠性问题。由于采用了局部变步长的有限元微分法,与传统的有限元算法相比,其计算速度大大提高。针对热传导、对流和辐射情况,BETAsoft可建立复杂的三维气流与热场模型,并考虑元器件上是否加装了散热片、芯片风扇、导热垫等散热装置。BETAsoft的分析结果与实际测量结果的误差可达到10%以下。

Quick Thermal能实现设计的在线实时热分析,可快速、灵活、方便地评估的热状态。具有灵活的热分析环境设定、元器件属性设定功能,以便快速折衷。具有直观的实时等温图结果显示、报警显示等功能。此外,Altium的Protel 2004在仿真功能方面也有明显增强。

若干发展趋势

芯片设计、封装设计和板级设计密不可分

对于硅片上的设计流程,需要考虑采用一个合适的封装与匹配,芯片设计的总体布局不仅受到工艺的限制,同时也要兼顾板级的许多制约因素。必须考虑哪里将出现信号的不连续性,哪里会出现匹配问题。对芯片的封装而言,与匹配是一个方面,更重要是合适的封装选择对解决板级的信号完整性、EMC/EM I等问题大有帮助。例如,有些在 上很难解决的时序问题,在封装中很容易解决。新的封装设计在于减小芯片的寄生参数,进而削弱寄生效应。芯片的寄生效应包括接地反弹和噪声、传播延迟、边缘速率、频率响应、输出引线时滞、天线效应等。新的封装设计主要包括多重接地和电源引脚、短引线以及使引脚之间电容耦合最小的布局。新的封装设计对提高EMC性能效果显著。例如,DQFN封装有更小的引线框架并且利用封装焊接端子来代替外部引线,极大地减小了封装连接线长度和相关的寄生参数。与TSSOP封装相比,DQFN封装连线长度减小大于50%。

因此,对高速高密度设计而言,芯片设计、封装设计和板级设计越来越密不可分,需要设计人员同时考虑Silicon-Package-Board的设计,并协调它们之间的相互关系。这也是EDA厂商需要长期面对的一大难题。

Cadence是系统级流程设计的领先者,其Allegro平台即涵盖了板级设计和封装级设计,且可以和Cadence的其他几个芯片设计平台串接起来,形成完整的设计链,实现数据的有效交换和沟通。此外, Cadence的VSIC ( virtual system interconnect) 设计方法是一种新的Silicon-Package-Board协同设计方法,它使得设计人员在设计早期就可以考虑整个系统引起的时序或信号完整性问题,解决了千MHz信号设计的一大难题。

EDA工具的作用越来越重要

一方面,就高速高密度 的关键技术问题而言,其中任何一个的完善解决都离不开EDA工具的帮助。另一方面,对高速高密度 越来越高的要求,反过来促使EDA厂商不断研发更优秀的EDA工具。二者形成良性循环,关系越来越密切。可以肯定,在高速高密度设计中, EDA工具的作用越来越重要。对设计人员来说,及时掌握并恰当应用先进的EDA工具,将成为必须具备的素质之一。

目前, EDA所涉及的领域很广泛,包括网络、通信、计算机、航空航天等。产品则涉及系统板级设计、系统数字/中频模拟/数模混合/射频仿真设计、系统IC /ASIC /FPGA的设计/仿真/验证、软硬件协同设计等。有许多厂商从事EDA工具的研发,最具代表性的有Cadence、Mentor Graphics、Synop sis等。各厂商都有自己的强项产品。从市场占有看, Cadence的强项产品为IC板图设计和服务,MentorGraphics的强项产品为设计和深亚微米IC设计验证和测试, Synop sis的强项产品为逻辑综合。任何一家厂商都很难提供满足各种不同设计需要的最强的设计流程。厂商采用产品标准化的方法来解决这一难题,即允许设计人员在其设计流程中使用多家公司的强项产品,组成最佳的设计流程。

并行设计会得到广泛应用

随着电子产品竞争的日益激烈,尽量缩短产品的设计周期,尽快将产品推向市场,是十分重要的。新近推出的并行设计方法,对缩短大型电子系统的设计周期,是一条重要途径。并行设计也称为协同设计,就是把一大块电路板分割成几个部分,有几个人同时进行设计。目前,有的并行设计工具已能实现各部分设计之间的对接与整合,能“看见”其他设计人员的设计,甚至能实现完全实时的并行设。Mentor Graphics的EDA 工具在并行设计方面具有优势,2004年底推出的全动态并行设计工具Extreme功能更强,能实现完全实时的并行设计。Cadence的并行设计工具也将在下一版本中推出。

结束语

高速高密度是许多电子产品的显著发展趋势之一,研究高速高密度设计技术具有重要的实际意义。高速高密度 设计技术十分复杂, 受元器件、 板材、EMC、EDA等技术水平的制约,与之相关的研究工作都在大力推进,新材料、新工艺、新产品、新技术等不断出现,使高速高密度设计不断面临新的问题,同时也推动高速高密度设计技术不断向前发展。本文的讨论对高速高密度设计技术的研究与应用具有指导作用。