纳电子封装
扫描二维码
随时随地手机看文章
（华中科技大学 a.材料学院；b.微系统中心, 武汉430074）
摘 要：讨论了将成为21世纪电子制造领域的核心科学与技术的纳电子封装的基本概念以及由其产生的驱动力。阐述了纳电子封装的研究内容和纳电子封装的现状及发展趋势。
关键词：纳电子封装; 纳米材料; 纳芯片; 纳互连
中图分类号： TN305.94 文献标识码：A 文章编号：1003-353X(2005)08-0008-05
1 前言
近年来，随着纳米技术的快速发展，已经出现了纳米磁性器件、量子点阵耦合器件、单分子开关、纳机电系统〔NEMS〕、共振隧穿器件和纳米单电子器件(SET)等纳米器件。这些纳米结构的电子、光子器件将成为下一代微电子和光电子器件的核心。
英特尔公司在2004年2月推出了四款用90nm工艺批量生产的新型处理器[1,2]，90nm工艺的启动标志着处理器已经跨入了100nm至0.1nm尺度范围内的“纳芯片时代”。 整个半导体领域的前沿热点从制造技术、器件物理、工艺物理到材料技术等各方面随之全面进入纳米领域。国内外学者已经在开始使用纳电子封装或者纳封装（nano packaging）这个新的学术名词，但是迄今为止还没有文献对纳电子封装进行明确的定义。针对这一情况，本文首先探讨了纳电子封装的内涵，并结合国内外研究现状分析纳电子封装的研究内容和特点。
2 纳封装的定义及发展驱动力
在物理尺度上，纳代表的意义有两重 [3]：一是真正的10-9，如电子器件的尺寸进入纳米范围可称为纳米器件或纳器件；另一层意义是表示比微更小，例如我们把重几十公斤的人造卫星叫小卫星，重几公斤的叫微卫星，重1kg以下的则叫纳卫星。显然，对于信息处理芯片中的系统，如在系统前冠以纳替代当前的微，称为纳系统，它决不是纳米系统，而是下一代的微系统。所以，现在国际上开始广泛使用的纳电子封装这个新名词只是指下一代的微电子封装，因为电子封装的对象还没有发生根本变革， 90nm工艺实际上只是晶体管间的连线宽度的进一步减小（但可以把100nm至 0.1nm线宽的芯片称为纳芯片）。
主要是以下三个方面的驱动导致微电子封装走向纳电子封装。
（1）集成电路制造中的铜互连、低k 绝缘层和机械化学抛光（CMP）等工艺已成为制造高端IC的一组关键性的标准工艺 [5]，英特尔在90nm工艺中引入了应变硅、高速铜互连以及新型低 k绝缘材料等尖端技术。新工艺直接导致了芯片纳米时代的到来。纳芯片的高频、高速、高功能化等特性必然引起微电子封装的革新而走向纳电子封装的时代。
（2） 纳电子学的发展也将加快从微电子封装走向纳电子封装的步伐。纳电子学在传统的固态电子学基础上[6]，借助最新的物理理论和最先进的工艺手段，按照全新的概念来构造电子器件与系统。纳电子器件是微电子器件发展的下一代产物，但它又不同于微电子器件的材料、加工组装技术和运行机理。科学家预测，纳米电子器件、纳米光电子器件、纳米集成电路、纳米光电子集成电路是最有发展前途的。纳电子学的发展必然会激发人们对新型封装方式展开研究的兴趣，并加深对纳电子封装的理解。
（3） 纳米技术的蓬勃发展特别是纳米材料技术的发展已经对封装产生了重要影响。此外，纳米结构制备技术（超紫外光刻技术、聚焦离子束光刻技术、分子束外延技术、原子力显微镜和扫描隧道显微镜技术等）的飞速发展将使量子器件代替微电子器件，在不久的将来，现有的硅基芯片将被体积缩小数百倍的纳米元件代替，封装技术必然要发生巨大的变化才能适应纳米时代的到来。所以，纳米科技的进步也是纳电子封装的驱动力。
3 纳芯片和纳机电系统(NEMS)封装
3.1 纳芯片的封装
纳芯片集成了数以百万计的晶体管 [7]，在不久的将来这类芯片可能需要10000个以上的I/O引脚，芯片的工作功率将超过200W，可提供M2Hz的处理速度。就纳芯片的封装工艺而言，新的发展方向应该是去尽快适应纳芯片在高速、高频、及大容量化等性能方面的快速提高。文献[8]预测了板上元件密度的“大容量化”发展趋势，从将来的每平方厘米要搭载5000个元件。
美国乔治亚封装研究中心的Tummala教授在文献[9]中明确提出微系统封装已经从毫米级、微米级走到了纳米级，并在该文献中用了一定的篇幅介绍了纳米级封装。Rao R.Tummala教授认为：封装对象的变化会导致封装方法的变化；新型纳米材料可满足纳互连的要求(比如纳米Cu，图1[10])；纳米材料将在纳米级封装中扮演重要角色；纳米制造工艺和工具将会对纳米级封装产生深远影响。 Tummala教授认为，纳芯片需要纳封装，纳芯片时代的来临必然会慢慢影响现有的微电子封装技术而逐步走向纳封装的道路[11]。乔治亚封装研究中心很早就提出了纳米圆片级封装(NWLP)的概念，他们预测的NWLP的互连方式的演进过程，实现最终的纳互连是大势所趋。纳米圆片级封装的互连节距的演进20 mm节距，50nm互连是发展方向[12]。
集成度超过106的超大规模集成电路的发热功率可能达到400W，纳芯片的冷却问题也是封装必须重点考虑的问题。Zhimin Mo等人[13]研制了集成碳纳米管的微通道冷却器，他们通过化学气相沉积的方法在热交换表面上大规模的生长出与表面垂直的碳纳米管，因为碳纳米管超高的热传导率使纳米管的温度非常接近热源的温度，所以流过碳纳米管的液体不需要很大的速度就可以带走极大的热量。对于纳封装来讲，碳纳米管是一种极具前途的封装材料(图2 [8])。
纳芯片封装中的互连技术更加苛刻：为保证电气信号衰减和延迟减小，互连引线要短；为了便于测试，互连共面性的要求也很高；尺度的减小也要保证互连的机械强度等问题。 Aggarwal等人[14]研究了薄膜绑定技术，这是一种无凸点的纳互连技术，这种互连方法把芯片引线的长度从凸点（bump）的高度降低到了薄膜的厚度。Aggarwal等人 [15]还通过等离子蚀刻法得到一定形状和尺寸的聚酰亚胺（PI）作为柔性凸点的芯子，然后在聚酰亚胺的表面化学镀铜。这种金属-聚合物凸点具有很强的韧性和较低的应力，在一定的温度和机械负载下，能够发生变形，增强了电气连接的可靠性。而传统方法制作超细节距金属凸点基本上依赖于减小凸点的三维尺寸，这样做的结果是降低了机械强度和耐热性。利用这种方式制作的柱状凸点的节距可为20mm，直径为10 mm，高度为25mm,满足了纳芯片超高密度I/O的要求。
Kripesh等人[16]研究了焊膏印刷法制作超细节距凸点的技术，通过实验讨论了不同尺寸的焊料金属粒子所构成的焊膏的特性，检测了回流后凸点的切变强度，分析了影响凸点体积和高度的参数。利用这种低成本的凸点印刷制作法，成功地得到了节距为100mm的无铅SnAgCu凸点和PbSn共晶凸点，并且凸点的高度误差在±2 mm（共面性良好），实验是在一个拥有4356个I/O端口的圆片上做的。
芯片的工作频率将会越来越高，对于封装在高频段工作的纳芯片来讲[17]，开发出高频性能卓越的基板材料、并分析影响基板材料介电常数的主要因素也很有现实意义。
3.2 纳系统（NEMS）的封装
随着器件特征尺寸降低到100nm以下时，微机电系统（MEMS）就顺理成章地成为了纳机电系统。但是NEMS的应用远离商业化水平，所以对 NEMS封装的研究成果还很少。
Y.C.Lee等人[18]提出的两步法对NEMS的封装很有现实意义(图3)。两步法的第一步是把纳米级的对象转化为微观对象,纳米级的器件实在是太小了,并且对外界环境很敏感, 所以就要通过一定的方式把纳米级器件安置在微制造平台上。第二步就对微观对象进行直接封装，这一步可以应用MEMS的封装方法。
从纳观到微观的转变过程也要需要进一步探讨, 尽管扫描探针方法已经应用在操纵纳米级对象上了,但是对于连续的操纵和移置纳米级对象,这种方法不仅太慢,而且成本也很高,纳对象相互之间的附着力也会影响效率。自组装方法是一种很有前景的替代方法,它广泛地应用在制造和组装纳器件等领域，从超分子结构到整齐的纳晶体阵列,自组装方法都能够胜任。自组装是一种由小到大的制造途径[19]，借助原子、分子内的作用力，把具有特定的物理化学性质的功能分子、功能原子精细地组成纳米尺度的分子线、膜和其他结构，再由纳米结构和功能单元进而集成为系统。许多纳器件都是靠化学合成方法制造的，如：利用有机化学方法制作的分子电子器件都是分散的形式,自组装可以移置这些器件到微平台上。同时,自组装还是一种高度并行处理的方法,它不需要一个一个的操纵元器件，大大提高了工作效率。文献[18]还给出了通过自组装方法制造硅纳米线生物传感器的实例(图4)，指出了从纳观到微观的具体的实现过程,这是实现纳传感器封装的途径。
4 纳电子封装与纳米封装材料
从根本上来说，电子封装的性能、制作工艺、应用及发展等决定于构成封装的各类材料，这类材料包括半导体材料、封装基板材料、绝缘材料、导体材料、键合连接材料、封接封装材料等。运用纳米科技对封装所用的材料进行改性，无疑会改善封装的性能，纳电子封装技术的发展与纳米封装材料的发展是紧密相关的。
通过应用纳米材料的开发成果[17] ，提高覆铜板用树脂的特性，是当前纳米材料在此领域研究进展较快的方面。中国台湾工业研究院化工所高分子实验组，自1997年起将“高分子树脂/粘土”纳米复合材料聚合物分散技术作为主攻方向之一，在制作无卤、无磷型环氧树脂体系研究中，到2000年已经获得一定成果。
金属纳米粒子具有较高的表面能和化学活性，这就可以使烧结温度降得很低，甚至可以在200℃下进行烧结，如此低的烧结温度对高温敏感的硅芯片是非常有利的，纳米金属粒子在封装中的应用是非常普遍的。Wong Wai Kwan等人[20]通过电引爆金属线，得到了尺寸在50～100nm的铜和银的粉末。并把这些纳米粉末悬浮于表面活性剂、有机载体和还原剂中制成浆料，然后把浆料印刷在经过表面处理的圆片上进行烧结，最后利用光刻工艺对烧结层进行图形化处理。烧结完成后，分析了烧结层的致密度、电阻系数和粘附强度，并且利用透射电子显微镜观察了烧结层的晶粒的大小、形状和是否有气孔缺陷。
Guo-Quan Lu等人[21]通过Carey Lea 方法制得了直径为10～30nm Ag粒子，并指明了由这种Ag粒子配置Ag焊膏的工艺过程。把这种焊膏涂在基板上并在200℃的温度下进行低温烧结，形成芯片和基板之间的互连层，烧结层的热传导率是普通共晶焊料的5倍以上，这种由纳米Ag烧结层构成互连层的芯片基板互连技术是一种潜在的适合宽禁带半导体器件（SiC或GaN）的技术。
对于尺寸小于100nm的微粒[22] ，其表面原子百分数急剧增长，甚至1克超微粒表面积的总和达到100m2，这些颗粒的表面没有固定的形态，在电子显微镜的电子束照射下，表面原子仿佛进入了“沸腾”状态。可见，与块状材料不同的是这些纳米粒子具有很高的表面能和外表面积，这就使得纳米粒子比块状材料的熔点低很多。在厚膜陶瓷混合集成电路的制造过程中，Argonide在500℃的温度下烧结纳米铜粉 [23]，得到导电层的电阻系数在2～2.5mW·cm，膜厚在10～40 mm之间。而传统的厚膜铜工艺的处理温度在900℃左右，降低烧结温度的关键是要避免纳米粒子的凝结成团和表面氧化。由纳米金属颗粒和聚合物构成的导电胶具有很好的导电性能，因为纳米粒子增加了点对点的接触，所以导电性能良好。有机聚合体中加入纳米氧化铝纤维，可使热传导率从0.2W/(m·K)上升到3W/(m·K)。
在高密度封装中，尤其在多层互连的结构中，介质材料的介电常数主要影响到电路的分布电容、特性阻抗和信号延迟时间。聚合物介质是薄膜多层布线中用得最多的一类薄膜介质材料。这主要是因为聚合物具有高热稳定性和低介电常数，具有良好的平坦性和可加工性。 Ruo Qing Su等人[24]用纳米沸石颗粒加入到聚合物中形成介电常数在2.4左右的介质材料。采用纳米材料对环氧树脂、聚酰亚胺树脂等进行改进，达到降低介电常数的目的，这方面的成果已有报道[17]，例如：聚酰亚胺纳米泡沫介电材料，其介电常数可以低于2.4（1MHz），满足了信息、通讯产品向着高速化、高频化方向迅速发展。
Hong Chen等人用燃烧合成方法制备了纳米氮化铝纤维[25] ,该纤维可以作为陶瓷基复合材料的增强体,以制作纳米陶瓷复合基板。日本正在试验用纳米氧化铝与亚微米的二氧化硅合成制成莫来石[26] ，这也是一种非常好的基板材料，目的是为了提高基板致密度、韧性和热导性。
目前，作为可靠性最高的导电胶，人们多采用Ag-环氧树脂系。Lilei Ye等人[27]研究了由Ag和环氧树脂构成的各向同性导电胶的电传导性，其中 Ag有三种形态：纳米Ag的球形超微粒（50～150nm）、直径在5～8 mm的微粒和长度大约为10mm的薄片状银。按照不同的配比，把各种形态的Ag进行混合后填充在环氧树脂里面，然后测量了导电胶的电阻系数。Stefan Kotthaus等人[28]研究采用多孔的银团粒（即为银的超细微粒的集合体）作为填充金属粒子，制得了粘接强度高，耐碰撞特性好的导电胶。用惰性气体浓缩法可制得多孔银粒（这种银粒的尺度在50～150nm之间），即将银加热产生其饱和蒸气，用惰性气体对流冷却，使银蒸气淀积，最后用振动筛选法或空气喷射法筛选出一定大小的银团粒。由于聚合树脂可以填充到银团粒的气孔中，这种导电胶保持了原聚合树脂良好的热力学特性。剪切应力试验表明，其热力学性能比采用同种树脂、填充传统银粒子的导电胶提高近乎两倍。
5 结束语
纳电子封装是一门多学科交叉的前沿研究领域，它将会对电子封装领域所包含的微互连技术、基板技术、封接与封装技术和薄厚膜技术产生深远的影响。芯片的封装不能过多的影响芯片的性能，这必然要导致封装领域也要产生新的突破。同时，纳米技术、生物技术和信息技术已被誉为21世纪的三大核心技术，纳米科技领域内的突破必然会带来封装的高性能化，而封装的高性能化也会反过来加速纳芯片、纳器件和纳系统的应用。
来源:0次
下载文档
