高速PCB设计仿真讲座三十二

3、选择 InterconnectModels栏（图 6－3） Unrouted Interconnect Models部分采用默认设置； Crosstalk 部分设置为： a、Geometry Window 10mil b、Min Coupled Length 300milc、Min Neighbor Capacitance 0.1pF其它设置参照下图 6-3：图 6－3 Analysis Prefences窗口4、 选择 Simulation 标签，其设置参照下图 6-4：图 6－4 Analysis Prefences窗口5、 其余标签项都采用缺省值，点击 OK 按钮，关闭 Analysis Preferences窗口。6.3.2 进行反射仿真验证 进行后仿真验证时，可以先将需要验证的关键网络生成一个网络列表，这样就可以将这些网络一起仿真，然后在 PCB SI 中进行反射仿真： 1、 点击 Signal Probe 工具栏图标，弹出 Signal Analysis窗口 2、 选择 List of Nets 按钮，在弹出的窗口中选择并打开按第一步编辑生成的 net list文件：图 6－6 Signal Analysis 窗口3、 选择 Reports 按钮弹出 Analysis Report Generator窗口，参照下图 6－7，设置一下报表中仿真反射的参数：图 6－7 Analysis Report Generator 窗口在此窗口中的 Case Selection区显示目前的仿真环境，仿真波形和配置文件被写在这一 case目录下。 4、 点击 Create Report 按钮。 由于Net Selection部分选择的是All Selected Nets， 所以已经初始化为对net list中的网络进行反射仿真，仿真器将对每个网络中的最快的驱动器进行快模式的脉冲激励的仿真，所谓快的驱动器就是具有快的上升下降沿的驱动器，Cadence软件从赋予器件的模型数据中获取这一信息。仿真完成后，将显示报表，如图6-8 所示。 5、 浏览报表，将报表中的数据和规则设置中的数据相对比，从中可以看出报表中的数据是否符合设计规则，对于不符合规则的网络，再重新对提取拓朴结构进行调整、仿真，在这里就不再重复过程。 6、 在报表窗口中选择 File＝》Save As，将报表另存为 reflecsummary。图 6－8 Standard Reflection Summary Sorted By Worst Settle Delay 窗口