当前位置:首页 > 单片机 > 单片机
[导读]高速缓存作为中央处理器 (CPU) 与主存之间的小规模快速存储器,解决了两者数据处理速度的平衡和匹配问题,有助于提高系统整体性能。多处理器 (SMP) 支持共享和私有数据的缓存,Cache 一致性协议用于维护由于多个处理器共享数据引发的多处理器数据一致性问题。论述了一个适用于64位多核处理器的共享缓存设计,包括如何实现多处理器缓存一致性及其全定制后端实现。

 0. 引言

本文介绍了一种共享高速存储器模块的设计。该高速存储器能够实现多核处理器间的数据交换,同时占用较小的电路面积。相比传统的多核处理器数据交换方式,本设计可以更好地提升系统性能。是一种有市场竞争力的电路设计结构;

1. 共享缓存结构设计

1.1 总体考虑

在多核 CPU中共享高速缓存主要负责缓存多个处理器核的数据,处理访问这些数据的缺失请求并向 DRAM 控制器发送请求以获得 DRAM 返回的数据。共享高速缓存通过交叉开关总线与各个处理器核互连,通过交叉开关总线转发通信数据包进行数据通信。共享高速缓存分为四个缓存组,每个缓存组采用组相联地址映射。每个处理核心都可以发送数据包到任意一个缓存组,同数据包也可以反方向发送从任意一个缓存组到任意一个处理核心。

共享缓存采用四路组相联映射,将缓存分1024 组。缓存块的物理地址分为3部分,包括标签块、索引块以及块内偏移。索引部分用于确定缓存块所在的组。通过比较物理地址的标签块和所选中组内的四路标签,可以确定访问的命中或者缺失。在命中时,比较的结果作为路选择向量发往数据阵列。缓存通过路选择向量和组选择向量确定

1.2 缓存一致性

对称式共享存储器多处理器系统中多处理器2高速缓存子系统共享同一个物理存储器,通过总线连接,对于所有的处理器访问存储器的时间一致,即均匀存储访问 (UMA)。对称式共享存储器系统支持共享和私有数据的缓存。私有数据被单个处理器使用,而共享数据则被多个处理器使用,通过读写共享数据完成处理器之间的通信。共享数据在多个缓存中形成副本,减少了访问时延、降低了对存储器带宽的要求并减少多个处理器读取共享数据时的竞争现象。然而,共享数据带来了缓存一致性问题,实现缓存一致性关键在于跟踪所有共享数据块的状态。目前为了实现缓存一致性而广泛采用的有目录式以及监听式这两种协议。该设计采用目录式缓存一致性协议 ,把物理存储器的共享状态放在目录表中,根据目录跟踪哪一个以及缓存拥有二级缓存块的副本。一级缓存是写直达的,只有无效信息被要求,共享缓存是写回的,数据总可以从共享缓存中重新得到。为减少目录的开销,将目录放在缓存中而不是存储器中。

当一个块还未被缓存有 2 种可能的目录请求:

1) 读缺失:共享缓存向发出请求的处理器送回所要求的数据,发送请求的节点成为唯一的共享节点。块的状态设为共享。

2) 写缺失:向发出请求的处理器送回数据并使它成为共享节点。数据块设为独占状态,指明这是唯一有效的缓存副本。共享者集合中指明所有者。当数据块处于共享状态时,共享缓存中的值是最新的,有 2 种可能的目录请求:

1) 读缺失:共享缓存向发送请求的处理器送回所要求的数据,并将发送请求的处理器放到共享集中。

2) 写缺失:向发送请求的处理器送回数据,无效共享集合中的处理器缓存块,保存发送请求的处理器标识,将数据块设置成独占状态。

当数据块处于独占状态时,块的当前值保存在共享者集所指明的处理器的缓存中,有 3 种可能的目录请求:

1) 读缺失:向所有者处理器发送数据消息,将缓存块状态设为共享。由所有者向目录发送数据,将数据写入共享缓存并发送回发出请求的处理器。再将发出请求的处理器添加到共享者集合中,这时集合中仍然会有其他所有者处理器。

2) 数据写回:执行写回操作,更新存储器副本 ,共享者集合为空。

3) 写缺失:数据块有了新的所有者。向旧的所有者发送消息,使缓存将该数据块设置为无效,并把值发送到目录中,再通过目录把数值发送到发出请求的处理器上。发出请求的处理器成为新的所有者。共享者集合只保留新所有者的标识,而块仍然处于独占状态。

2. 高速共享缓存模块

用户RAM大小为2MB,挂接在双核之间的AHB总线上,两个内核访问区域可以任意配置。其内部是一块 SRAM 和AHB总线从接口电路,如图2-1所示。读访问有一个周期的延迟,写访问无延迟。读写访问时序见图2-2、图2-3。读写都支持字节(byte)访问、半字(half-word)访问或字(word)访问。

用户RAM所在的地址空间范围为0xA0000000 ~ 0xA01FFFFF。

图 2‑1 用户RAM结构示意图

假设CPU0写数据到用户RAM,接着CPU1从用户RAM读数据。这种情况下,CPU0首先写数据,然后将标志变量置1,表示用户RAM内的数据已更新。标志变量地址位于用户RAM地址范围内。接着CPU1读标志变量,若变量为1,则从用户RAM内对应地址读取CPU0写入的数据,并将标志变量置0;若标志变量为0,则表示用户RAM内数据已被CPU1读取过。

使用以上方法可实现核间数据交互。由于同一时刻AHB总线上只能有一个设备利用总线进行读写,所以可以保证读写操作的原子性,即标志变量不可能被CPU0和CPU1同时访问。从而保证了标志变量的有效性。

图 2‑2 用户RAM读时序

图 2‑3 用户RAM写时序

参 考 文 献

[1 ]John L . Hennessy , David A. Patterson , Computer Architecture : A Quantitative Approach , Fourth Edition [ M ]. Ap professional ,1990

[2 ] Sun Microsystems Inc. OpenSPARC T1 Microarchitecture Specification[ R]. 2006

[3 ]David A. Patterson , John L . Hennessy , Computer organization and design[ M ]. Morgan Kaufmann ,2004

[4 ] Michael D. Ciletti , Advanced digital design with the Verilog HDL [ M ]. Pearson ,2005

[5 ]周立. 计算机系统结构 [ M ]. 北京 :清华大学出版 社 ,2006

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

9月2日消息,不造车的华为或将催生出更大的独角兽公司,随着阿维塔和赛力斯的入局,华为引望愈发显得引人瞩目。

关键字: 阿维塔 塞力斯 华为

加利福尼亚州圣克拉拉县2024年8月30日 /美通社/ -- 数字化转型技术解决方案公司Trianz今天宣布,该公司与Amazon Web Services (AWS)签订了...

关键字: AWS AN BSP 数字化

伦敦2024年8月29日 /美通社/ -- 英国汽车技术公司SODA.Auto推出其旗舰产品SODA V,这是全球首款涵盖汽车工程师从创意到认证的所有需求的工具,可用于创建软件定义汽车。 SODA V工具的开发耗时1.5...

关键字: 汽车 人工智能 智能驱动 BSP

北京2024年8月28日 /美通社/ -- 越来越多用户希望企业业务能7×24不间断运行,同时企业却面临越来越多业务中断的风险,如企业系统复杂性的增加,频繁的功能更新和发布等。如何确保业务连续性,提升韧性,成...

关键字: 亚马逊 解密 控制平面 BSP

8月30日消息,据媒体报道,腾讯和网易近期正在缩减他们对日本游戏市场的投资。

关键字: 腾讯 编码器 CPU

8月28日消息,今天上午,2024中国国际大数据产业博览会开幕式在贵阳举行,华为董事、质量流程IT总裁陶景文发表了演讲。

关键字: 华为 12nm EDA 半导体

8月28日消息,在2024中国国际大数据产业博览会上,华为常务董事、华为云CEO张平安发表演讲称,数字世界的话语权最终是由生态的繁荣决定的。

关键字: 华为 12nm 手机 卫星通信

要点: 有效应对环境变化,经营业绩稳中有升 落实提质增效举措,毛利润率延续升势 战略布局成效显著,战新业务引领增长 以科技创新为引领,提升企业核心竞争力 坚持高质量发展策略,塑强核心竞争优势...

关键字: 通信 BSP 电信运营商 数字经济

北京2024年8月27日 /美通社/ -- 8月21日,由中央广播电视总台与中国电影电视技术学会联合牵头组建的NVI技术创新联盟在BIRTV2024超高清全产业链发展研讨会上宣布正式成立。 活动现场 NVI技术创新联...

关键字: VI 传输协议 音频 BSP

北京2024年8月27日 /美通社/ -- 在8月23日举办的2024年长三角生态绿色一体化发展示范区联合招商会上,软通动力信息技术(集团)股份有限公司(以下简称"软通动力")与长三角投资(上海)有限...

关键字: BSP 信息技术
关闭
关闭