当前位置:首页 > 通信技术 > 通信技术
[导读]介绍了一种基于EZ_USB FX2单片机的通用数据传输模块,讨论了USB控制器EZ-USB FX2(CY7C68013)的性能及传输方式并给出了该系统的硬件实现方案。

摘要:介绍了一种基于EZ_USB FX2单片机的通用数据传输模块,讨论了USB控制器EZ-USB FX2(CY7C68013)的性能及传输方式并给出了该系统的硬件实现方案。通过使用Cypress公司提供的GPIF Designer工具开发GPIF(通用可编程接口),预先定义好波形描述符,通过激发GPIF功能来实现数据传输。
关键词:EZ_USB FX2单片机,通用可编程接口,波形描述符,数据传输

1 引言

在各种计算机外围接口不断推陈出新的今天,USB接口已渐渐成为现今个人计算机上最重要的接口之一,并以其传输速度快、使用方便和价格低廉等特点成为现今一般消费性电子产品和工业控制设备上不可缺少的接口。USB接口在全速模式下传输速度可达到12Mb/s,高速模式则达到480Mb/s。FX2内嵌增强型8051微控制内核,并使用8051标准指令集,但指令的执行速度比标准的8051快5~10倍。因为该内核中的一个总线周期由4个时钟周期组成,而标准8051的一个总线周期是由12个时钟周期组成的,而且,它的时钟频率为24M或48M,而标准的8051的时钟频率为6M或12M。USB具有热拔热插功能,可以连接多个USB外围设备。本文正是基于这一新型总线技术,选用USB2.0芯片CY7C68013、Xilinx公司的FPGA XC2S50E和双口RAM CY7C026组成一个通用的数据传输模块,在任何一种数据采集系统中,经采集系统处理后的数据都可以存放在双口RAM或其他存储器中,再与该USB传输模块相连就可以实现与PC主机的通信。这里着重介绍CY7C68013的硬件接口设计及其GPIF功能。

2 硬件设计

2.1 系统框图

图1

       系统硬件框图如图1所示。主要由数据存储器双口RAM、FPGA、内置MCU的USB接口芯片和主机四部分组成。

2.2 硬件工作过程

对于数据传输模块的核心器件USB2.0控制器CY7C68013,它既负责USB事务处理也兼具处理器的控制功能,以实现主机和USB设备间的协议转换。系统加电复位后,按照USB的规范应答,进行设备识别和总线枚举,即计算机检测到有设备插入,自动发出查询请求,USB设备回应这个请求,送出设备的Vendor ID和Product ID,计算机根据这两个ID加载相应的驱动程序,并将控制权交给8051,8051通过总线对系统芯片的各项参数进行初始化设置。CY7C68013包括1个8051处理器、1个串行接口引擎(SIE)、1个USB收发器、8.5KB片上RAM、4KB FIFO存储器以及1个通用可编程接口(GPIF)。数据存储器高速双口静态RAM CY7C026的规格为16K×16,存取速度小于25ns,具有真正的双端口,可以同时进行数据存取,两个端口具有独立的控制信号线、地址线和数据线,另外通过主/从选择可以方便地扩存储容量和数据宽度。通过芯片的信号量标志器,左、右两端口可以实现芯片资源的共享,CY7C026的数据传输主要通过“信箱”实现。所谓“信箱”指芯片将存储器的高地址3FFF作为左端口的“信箱”,3FFE作为右端口的“信箱”。当左端口将数据写入右端口的“信箱”时,右端口的INTR管脚就会产生中断信号,即INTR管脚置低。右端口读取该数据后中断信号自动复位。本设计中可以在双口RAM中任意选取0x1024~0x5119和0x5120~0x9215两个缓冲区,地址空间均为4KB。双口RAM中被写入数据后,在右端口产生的中断信号由FPGA接收。FPGA收到中断信号后,立即对CY7C68013产生一个中断请求信号,“询问”USB是否准备好接收数据。若CY7C68013返回的是“准备好”信号,则FPGA读取左端口“信箱”中的数据。定义当读取的数据为“00”时,FPGA从地址为0x1024的缓冲区开始读数;当读取的数据为“ff”时,从地址为0x5120的缓冲区开始读数,实现了对数据的双缓冲读写。由于双口RAM的地址线为14根[13:0],GPIF只有9根地址线[8:0],因此通过FPGA对USB的地址进行扩展,在USB产生握手信号给FPGA后,在GPIFADR[8]下降沿的触发下,高位地址A[13:9]自动加1,从而组合成地址总线AB[13:0]。

3 软件设计

3.1 GPIF接口模式

CY7C68013有三种可用的接口模式:端口、GPIF主控和从FIFO。在“端口”模式下,所有I/O引脚都可作为8051的通用I/O口。在“从FIFO”模式下,外部逻辑或外部处理器直接与FX2端点FIFO相连。在这种模式下,GPIF不被激活,因为外部逻辑可直接控制FIFO。这种模式下,外部主控端既可以是异步方式,也可以是同步方式,并可以为FX2接口提供自己的独立时钟。“GPIF主控”接口模式使用PORTB和PORTD构成通向四个FX2端点FIFO(EP2、EP4、EP6和EP8)的16位数据接口。GPIF作为内部的主控制器与FIFO直接相连,具有6个可编程控制输出信号(CTR0-5)和6个通用就绪输入信号(RDY0-5),用户可通过编程来决定控制信号的输出状态,亦即芯片在接收到什么样的就绪信号之后执行相应的操作。用户程序存放在处于芯片内部RAM的波形描述器中[1]。由于GPIF的运行速度比FIFO快得多,因此其时序信号具有很高的编程分辨率。另外,GPIF既可以使用芯片内部时钟(48MHz),也可以由外部振荡电路提供[2]。因此,本系统使用GPIF模式的数据传输方案,只要输出信号和就绪信号作相应的组合,就可以实现多种复杂的控制时序[5]

3.2 GPIF波形代码

对GPIF的编程,可采用Cypress公司提供的基于Windows界面的开发工具GPIF Designer。它提供了一个非常友好的可视化窗口,在图形界面上进行简单的修改,就可以生成一个名为*.c关于波形描述符的源文件。该源文件主要由两部分构成,即初始变量(WaveData、FlowStates和InitData)的定义和GPIFInit()的实现。在初始化函数中主要就是配置与GPIF相关的寄存器[3]。GPIF的程序存储区一般情况下存储4组波形,分别是Single Read、Single Write、Fifo Read、Fifo Write。从本系统需求出发,现将CY7C68013设为Fifo Read模式,让GPIF中的Slave FIFO与USB通信中端点缓冲直接建立连接,数据的传送不再需要CPU的参与[4]。双口RAM的读操作时序如图2所示,在地址产生至少25ns后,数据线上的数据有效。本设计采用48MHz晶振,每个时钟周期为21ns,因此在GPIF Designer的波形中设置数据有效时间为4个CLK,完全能够满足地址有效时间的要求。

图3为USB批量读取双口RAM中数据的波形描述。系统初始化时,在FPGA的控制下,双口RAM的片选信号CE、输出使能OE以及读写选通信号RW均被设为有效状态。在S0时,地址自动加1,接着数据有效,持续约84ns后启动下一次转换。从图上可以清楚地看出地址与数据之间的对应关系。

图3

3.3 固件程序设计

固件程序代码开发主要是根据系统需求设计相应的程序框架图(如图4所示),然后调用固件函数库(Ezusb.lib)提供的函数进行编程。由于用到了GPIF,就必须对端点进行初始化和重新列举,然后在任务处理器中设定任务。固件程序的编写选用Keil公司的KeilC5l编译器(V6.10)。它为805l微控制器的软件开发提供了C语言环境,同时保留了汇编代码高效、快速的特点,相对于传统的汇编开发环境更加灵活、高效和易于使用。将代码在KeilC51环境中进行编译。编译通过后,将固件代码下载到USB单片机中,就可以实现GPIF进行多字节读等操作。在程序开始时, 固件架构会执行下列步骤:

(1) 设置所有的内部状态变量,即设置起始的初值。

(2) 调用用户的初始设置函数TD_ Init ()。待返回后,固件架构就会设置USB接口成为未配置的状态,并且使能中断。

(3) 在1s的时间间隔内,开始重新设备列举(ReNumerate),直到设置(SETUP)封包收到端点0为止。

(4) 当SETUP封包被检测到后,固件架构就会启动与其合作的工作分配器。而这个工作分配器就会按顺序重复地执行下面的工作:

①调用用户函数TD_ Poll()。

②是否决定标准设备请求是未定(或等待决定)的。如果已决定,它将会分析所收到的命令请求,并且加以响应[6]。即检测是否有标准的设备请求,如果有,则执行指令并做出相应的操作。

③是否决定USB核心已经报告了USB中止(Suspend)事件。如果已决定,它会调用用户函数TD_Suspend()。若取得成功的返回,则测试回复(Resume)事件。反之,如果未检测到,它将会把微处理器放入中止模式中。当回复事件被检测到时,将调用用户函数TD_Resume(),并且连续地跳回至步骤③。若从TD_Suspend()函数中未收到成功的返回,再连续地跳至步骤③[6]

图4

固件程序的载入有两种方式。方式一:通过芯片的I2C总线连接外部的EEPROM,固件代码事先通过烧写器写入EEPROM中,USB设备上电运行时,通过I2C总线将EEPROM中固件代码载入。EZ-USB支持外部EEPROM通过总线来下载固件,这种方式使开发者可以从外围硬件来下载8051程序代码,但是不利于在设备开发阶段使用。方式二:使用该芯片特有软配置功能,将固件程序存储在计算机中,当该设备接入USB电缆时,由于EZ-USB具有重新枚举的能力,所以在初始化枚举以后,用户只需要通过Cypress公司提供的开发软件UsbControlPanel中Download项,就可以将固件载入到控制芯片中。该方法完全是软操作,不需要额外的硬件设备,方便程序的修改调试。

4 结束语

利用Cypress公司的USB总线专用接口芯片CY7C68013,完成了基于GPIF的通用数据传输模块的硬件与软件设计。芯片的可编程特性提高了系统工作的可靠性,数据不会丢失,抗干扰能力强,便于数据的传输和处理。另外,USB设备具有“热插拔”和即插即用的特性,使用方便,无需关机重启或打开机箱进行装卸,具有良好的应用前景和很高的实用价值。

参考文献

[1] 骆展鸿,冯穗力,叶梧.TMS320C67x的信号处理系统USB接口扩展实现[J].计算机工程与应用,2005,16:100~102
[2] 曾水生,谢云,易波,张忠波, LabVIEW实时数据采集系统的USB2.0接口实现[J].机床与液压,2005,5:89~91
[3] 周云锋,单甘霖,王鑫. FX2的波形描述符设计及应用[J].微计算机信息,2005,21(2):158~159
[4] 郭乐江,李强. 一种基于USB接口的高速雷达数据采集系统的设计与实现[J].计算技术与自动化,2005,24(4):50~52
[5] Cypress Semiconductor Corporation, EZ_USB FX2 Technical Reference Manual, 2002, 12
[6] 吴涛,韩伟.一种基于USB2. 0 接口的数据采集系统的设计方案与实现[J].空间电子技术,2004,2:54~59

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

9月2日消息,不造车的华为或将催生出更大的独角兽公司,随着阿维塔和赛力斯的入局,华为引望愈发显得引人瞩目。

关键字: 阿维塔 塞力斯 华为

加利福尼亚州圣克拉拉县2024年8月30日 /美通社/ -- 数字化转型技术解决方案公司Trianz今天宣布,该公司与Amazon Web Services (AWS)签订了...

关键字: AWS AN BSP 数字化

伦敦2024年8月29日 /美通社/ -- 英国汽车技术公司SODA.Auto推出其旗舰产品SODA V,这是全球首款涵盖汽车工程师从创意到认证的所有需求的工具,可用于创建软件定义汽车。 SODA V工具的开发耗时1.5...

关键字: 汽车 人工智能 智能驱动 BSP

北京2024年8月28日 /美通社/ -- 越来越多用户希望企业业务能7×24不间断运行,同时企业却面临越来越多业务中断的风险,如企业系统复杂性的增加,频繁的功能更新和发布等。如何确保业务连续性,提升韧性,成...

关键字: 亚马逊 解密 控制平面 BSP

8月30日消息,据媒体报道,腾讯和网易近期正在缩减他们对日本游戏市场的投资。

关键字: 腾讯 编码器 CPU

8月28日消息,今天上午,2024中国国际大数据产业博览会开幕式在贵阳举行,华为董事、质量流程IT总裁陶景文发表了演讲。

关键字: 华为 12nm EDA 半导体

8月28日消息,在2024中国国际大数据产业博览会上,华为常务董事、华为云CEO张平安发表演讲称,数字世界的话语权最终是由生态的繁荣决定的。

关键字: 华为 12nm 手机 卫星通信

要点: 有效应对环境变化,经营业绩稳中有升 落实提质增效举措,毛利润率延续升势 战略布局成效显著,战新业务引领增长 以科技创新为引领,提升企业核心竞争力 坚持高质量发展策略,塑强核心竞争优势...

关键字: 通信 BSP 电信运营商 数字经济

北京2024年8月27日 /美通社/ -- 8月21日,由中央广播电视总台与中国电影电视技术学会联合牵头组建的NVI技术创新联盟在BIRTV2024超高清全产业链发展研讨会上宣布正式成立。 活动现场 NVI技术创新联...

关键字: VI 传输协议 音频 BSP

北京2024年8月27日 /美通社/ -- 在8月23日举办的2024年长三角生态绿色一体化发展示范区联合招商会上,软通动力信息技术(集团)股份有限公司(以下简称"软通动力")与长三角投资(上海)有限...

关键字: BSP 信息技术
关闭
关闭