讨论差分信号链在3G和4G无线应用中的性能和优点

通信系统设计的主要挑战之一是如何成功捕获高保真度信号。

为了避免强干扰效应、信号失真和灵敏度降低，蜂窝通信系统必须满足蜂窝标准的严格要求，比如具有高动态范围、高输入线性度和低噪声的码分多址(CDMA)和宽带CDMA(W-CDMA)。

过去，一些实践性问题常导致完全差分信号链的性能优势被单端信号链所掩盖，但随着集成射频电路技术和高性能差分射频构建模块的不断发展，如今差分架构已能应用于高性能接收机设计中。本文将讨论差分信号链在3G和4G无线应用中的性能和优点。

接收机信号链

图1是传统超外差接收机的拓扑结构，它很好地描述了差分信号链相对单端信号链的优势。不管采用什么拓扑，我们的目标就是将所需信号成功发送到ADC端进行数字转化。信号路径由以下几个射频模块组成：天线、滤波器、低噪声放大器(LNA)、混频器、ADC驱动放大器和ADC。

图1：接收机在不断发展，越来越多的接收机将使用差分元件。这个趋势开始于ADC，并将逐渐向信号链上游移动。先进的集成射频电路技术和差分射频构建模块的扩充允许差分架构应用于高性能接收机设计。

LNA是天线之后的第一个模块，用于放大热噪声之上的信号。这级电路中的噪声非常重要，因为它将决定系统灵敏度，而放大可以确保随后的混频器和放大器不会增加显著的噪声。沿信号路径往后是带通滤波器，用于抑制带外信号，减少由其它电路级引起的失真和噪声。

跟随LNA之后，混频器频率转换感兴趣的信号，将高频射频信号下变频至频率更低、更易于管理的中频信号(IF)。ADC驱动放大器和抗混滤波器(AAF)对将要数字化的信号进行预处理。驱动器提供增益，AAF抑制第一奈奎斯特区外的信号，包括将会发送给ADC的噪声和带外杂散分量。在模拟信号路径末端，由ADC完成基带信息的数字转换。

理想情况下，只有感兴趣的信号(图1左边的蓝色图形)才会被传送到数字域。需要使用一个鲁棒系统来处理这个可能很小的目标信号，同时抑制可能较大的干扰信号。鲁棒系统的设计，需要具有高灵敏度、输入线性、选择性和抗噪声性能。根据具体的应用和架构，性能指标可能有所变化，但在大多数通信系统中，像失真、本底噪声和动态范围等都是通常要考虑的要素。输入三阶截取点(IP3)和1dB压缩点(P1dB)必须高。其它需要考虑的因素还包括低成本、低功耗和小尺寸。

差分优势

图2比较了单端信号和差分信号之间的基本区别。这里使用了一个通用增益模块，但相同的概念可应用于信号链中的混频器和其它器件。在比较单端和差分信号时，要将系统级性能评估标准牢记在心，以实现良好的总体接收机设计。

图2：差分信号固有的抵消优势可抵抗噪声和干扰，同时提供偶次谐波的抵消作用。

根据定义，单端信号是一种不平衡信号，通过感兴趣信号与固定参考点之间的差值来进行衡量。这个参考点通常是地，用作信号的返回路径。如果有误差源被引入信号路径，就会产生问题。因为地参考是不受注入误差的影响，因此误差将通过信号向前传送。如果不使用极度复杂的抵消技术，在单端配置中引入的任何信号变化都很难消除。因此，单端信号很容易受噪声和电磁耦合干扰的影响。

另一方面，差分信号由成对的平衡信号组成，这些信号以参考点中心，幅度相同，相位相反。正和负平衡信号之间的差值对应于复合差分信号。如果误差被引入差分系统路径，它将以相同的幅度同时增加到两个平衡信号上。因为返回路径并不是一个固定的参考点，误差将在差分信号中抵消。因此差分信号链不易受噪声和干扰的影响。这种固有的误差抵消功能还可以提供更好的共模抑制比(CMRR)和电源抑制比(PSSR)。

差分信号链还有一个单端信号链不具备的优势，即在相同电源电压下复合信号摆幅可以达到单端摆幅的两倍，从而增加了信噪比。换句话说，在相同电源电压下增加了放大器余量，降低了失真；或者可以用更低的电源电压提供相同的信号摆幅，从而降低功耗。

图2显示了差分系统中固有的偶次谐波抵消。非线性器件，如本例中的单端和差分放大器，可以用给定正弦输入信号时的幂级数扩展传递函数来描述。在单端方案中，输出的每个倍频分量都有一个常数，包括偶次和奇次频率。在差分模块中，偶次非线性在复合输出响应中被抵消。虽然实际器件不能实现完美的抵消功能，但它们确实可以因偶次谐波降低而受益。

图3显示了针对驱动高速8位至16位ADC而优化的超低失真、低噪声差分放大器的谐波失真情况。图中显示了ADC器件被配置为单端和差分拓扑时的二次和三次谐波。虽然单端模式下的失真非常低，100MHz时的HD2值为82dBc，但采用差分操作时的偶次性能更好，在相同频率点HD2值低于100dBc。因此在相同电源轨条件下，采用差分拓扑的整个信号链的P1dB和IP3有望提高约6dB。

图3：虽然单端模式中的失真性能很低，但差分操作对偶次性能来说确实有明显的好处。在相同电源轨条件下，差分拓扑的输出１dB压缩点和IP3有望提高约６dB。

差分信号链

随着接收机的发展，差分元器件得到了越来越广泛的使用，它们能提供更高的性能等级。这种演进最初始于ADC，并逐渐向信号链上游发展。

过去，信号应用问题和有限的差分射频构建模块导致人们只选用单端或部分差分信号链。部分差分信号链的一个例子是省去了差分ADC驱动器，代之以单端器件和放大器来驱动ADC。虽然这是一种简单的解决方案，但对性能的不断追求要求更多的上游电路采用差分拓扑。除了消耗更多的功耗外，单端驱动放大器通常具有更差的偶次失真、CMR和PSR。

如图1所示，接收机常用的架构是单端射频输入和差分输出。单端和差分操作之间的分界线似乎在混频器那儿，像LNA等射频元件仍是单端元件。大多数SAW滤波器和混频器内核是固有的差分电路，但根据应用目的被转换成了单端方式。

多年来，双平衡混频器拓扑由于其高线性度而广泛用于蜂窝设备。遗憾的是，用于将信号耦合至混频内核的传统变压器网络占用了相当大的电路板面积，给设计增加了很大的成本。较新的射频元件，如ADL535x混频器系列，集成了巴伦和变压器，并提供带单端射频输入和差分中频输出的简单易用射频模块。

图4表明所有三个混频器端口内部全部是差分结构。为了方便作用，射频和本振端口使用变压器连接到外部，因此允许单端接口。相比之下，中频输出端口包含一个具有200Ω输出阻抗的驱动放大器，并采用差分方式以方便与差分SAW滤波器连接。本振和射频巴伦的集成限制了混频器的工作频率，因此要求使用专门工作在蜂窝频率范围的器件系列。

图4：集成射频电路技术的最新发展允许设计师方便地使用具有单端射频输入至差分中频输出的混频器。所有三个内部混频器端口都可以充分发挥差分优势，同时更方便地与外部世界相连。