基于SoC的数字摄像系统

1 概述

数字摄像机的最大特点在于信号数字化。它由成像芯片CCD将静止或活动的图像分解成像素，并转换成电信号。这些信号由数字摄像机内的数字信号转换器转换成数字信号，再经微处理器进行图像处理和数据压缩编码后送到内部或外部存储器，同时也可送到LCD/TV显示屏。

存储器中的数字信息通过接口输入电脑再变成图像。借助于CPU所提供的图像处理软件，按人们意愿进行加工、编辑等处理，然后由彩色打印机制成一张理想的图像。更重要的是，数字委员会还能通过电脑网络传到世界各地。

与模拟摄像机相比较，数字摄机具有如下特点：

图像以数字方式存储，这样便于保存、传送和重复使用，从而免除胶片冲洗和图像扩印。

利用电脑可对图像进行修改、编辑等加工处理，也可输入电视和上网观看。

可通过电脑网络进行远距离传送，且具有速度快、干扰小、质量高等优点。本文介绍的数字摄像系统是由单片大规模集成电路LSI组成，它能以30帧/s的速率传送全运动图像或连续图像，并具有体积小、功耗低、传输速度快、分辨率高的特点。

2 工作原理

数字摄像系统的原理如图1所示。该系统由CCD信号处理器、

M-JPEG编解码器、32位RISC-CPU、NTSC编码器、DRAM控制器和各种外设接口等组成，是典型的嵌入式系统。

来自CCD的信号，经彩色校正的Y/C分离后，通过A/D转换器转换为10位的数字信号，写入动态存储器DRAM中的帧缓冲器，作为YUV(4：2：2)图像数据。这些数据又被传送到NTSC/PAL编码器进行编码，最后由LCD显示习显示。当释放快门时，这些数据同样要传送到M-JPEG芯片中，经1/10和1/20压缩编码处理后存储到DRAM中的JPEG编码区域。RISC-CPU把压缩数据转换成文件格式数据，然后写到外部存储器中，如微驱动。在放像时，数据的流向与上述(摄像)相反。解码后的图像在LCD显示屏上显示。

该系统采用三总线分技术，即把信号总线(228 MB/s)、CPU总线(114 MB/s)和外设总线(57 MB/s)分开，使用RISC芯片(32位嵌入式微处理器)能有效、高速地处理信号，以避免需要存储大容量图像数据和外设处理速度慢的矛盾。这种总线分离技术不仅能解决通信拥挤问题，还能实现高速、高分辨率图像处理、是该系统重要特点这一。

3 几个重要电路

3.1 CCD信号处理电路

为了能对1360×1042(1.5M)像素的信号进行实时处理，该电路采用像素原色逐行扫描CCD摄像技术。CCD信号处理器是数字摄像机(DSC)中的关键电路，它的优劣将直接影响DSC的性能。该电路由原始数据校准模块、彩色处理模块、数字放大模块、RGB-YUV转换模块和图像质量调节模块组成，如图2所示。其中原始数据校准模块由数字钳位、像素校准白色平衡、自动强制和伽码校准电路组成。

利用4个行存储器，彩色处理模块能把原始CCD数据转换为RGB数据。为了减小行存储器的容量，特在信号处理模块中采用新型扫描技术，好把图像帧分成若干小块，分别在各自小块进行扫描。

与普通CCD信号处理电路相比，该电路具有如下特点：

(1)只需要4个行存储器，就能实现高质量和高速图像放大处理。

(2)具有软件功能的固件设置，能对图像质量进行微调。

(3)利用流水线方式完成CCD实时信号处理，在实时处理时，只有把数据送入DRAM后，才驱逐把来自CCD的原始数据转换成YUV数据。

3.2 M-JPEG编解码电路

本系统采用一种新型运动JPEG编解码技术，能在57MHz时钟条件下，以88帧/s的速率对VGA (350×10 3像素)图像进行压缩编码和解码处理。这种新型编码技术具有下列优点：

(1)每个图像是独立的，很容易进行限幅和编辑处理;

(2)JPEG与MPEG相比较，前者所需电路较少，能显著降低功耗和成本。

M-JPEG编解码电路如图3所示。从图3中看出，该电路由5个模块组成。当进行编码处理时，数据流向是向左的;当进行解码处理时，数据流向是向右的。若对以8×8像素为单元的并不模块进行高速流水线处理，可采用新型的M-JPEG编解码技术，并以不同速率对VGA、XGA、1.5M图像进行编码和解码处理。

M-JPEG编解码的速率如表1所列。

从表1中看出，当工作频率或时钟频率为57MHz时，使用新方法对VGA像素和1.5M像不比进行编解码处理时，它们的速率分别为88帧/15帧/s，比过去的方法快4倍。这样不仅能使DSC进行高速图像拍摄和实时处理，而且还能大大节省总的编码时间。

表1 M-JPEG编解码速率

像素大小 VGA/(帧/s)(350K像素) XGA(帧/s)(800K像素) 1.5 M像素/(帧/s)

过去方法(fc=24MHz) 22.5 9 4

新方法(fc=57MHz) 88 34 15

3.3 RISC CPU

RISC CPU是单片数字摄像系统的核心电路，它是一个32位RISC嵌入式微处理器。该电路内含有4KB的数字存储器和4KB的程序存储器及多个累加器，能在576MHz频率下工作。在DSC系统中，RISC CPU能够处理编辑图像、实时摄像机控制、声音的录/放、产生图像文件和各种软件控制。

3.4 三总线结构

为了能够对图像进行高速、高分辨率的实时处理，本系统采用三总线分离技术。第一条总线叫信号总线，具有最高的传输速率(228 MB/s)，与图像处理器件相连。第二条总线叫CPU总线，是一种CPU局部总线，传输速率适中(114 MB/s)。它能通过CPU总线与信号总线相连。能直接对DRAM进行访问。第三条总线叫外设总线，传输速率最低(57 MB/s)，能连到低速工作的外设电路。

3.5 电源管理

为了节电，本系统使用两种电源管理技术：一种是时钟频率调节技术;另一种是时钟挂起控制技术。

时钟频率调

节技术是根据CPU所需要的处理量来调节时钟频率的值，通常可在57MHz、28MHz和0 MHz选择。当把图像数据录到卡式存储时，时钟频率为57MHz;当CPU控制CCD中的AF、AE和AWB中，时钟频率为28MHz;当CPU不处理时，时钟频率为0 MHz。这种技术能使功耗降低到最大值的20%。

时钟挂起控制技术是把时钟馈电挂在非作用功能模块，并把时钟分成27份。根据摄像机工作模式，利用功能模块和固件改变挂起时钟，从而使整个系统的功耗降低。

另外，芯片采用不同电源供电技术，即芯片内部用低电源电压(2.5V)供电，而I/O引脚用3.3V电源供电。这种供电技术也能大大降低电源的功耗。

4 性能

4.1 单块芯片的性能

本系统的单块芯片是目前较新的大规模集成电路LSI，其主要性能如表2所列。

表2 芯片主要性能

处理技术 0.25um,3层CMOS门阵列

时钟频率/MHz 最大值为57

芯片面积 10.1mm X 10.1mm

晶体管数量/个 3.35 X 10 6

电源电压/V 2.5(芯子)/3.3(I/O)

功耗/mW 700

RISC

CPU 时钟频率/MHz 57

存储器/KB 4+4

封装 FBGA封装，324引脚

4.2 单片数字摄像机的性能

利用单块芯片组成摄像机，这是SoC(System on Chip)的典型应用。摄像机的主要性能如表3所列。

表3 DSC的主要性能

CC传感器 12.7mm(1/2in),1.5 X 10 6像素PS-CC

图像分辨率 1360 X 1024像素

压缩格式 M-JPEG

记录媒体 小型快速存储器(94MB)，微驱动(340MB)

处理时间 0.8s(编码)，0.6s(放音或放像)

图像容量(微驱动) 静止：4800图像，视频：50

视频限幅 VGA：15帧/s X 5，QYGA：30帧/s X 5

连续摄像(1.5像素) 20个图像(7.5个图像/s)

声音 8位16KHz

其它 LCD监视器(45.7mm,110X10 3像素)

电池：AAX2

体积：110mmX63mmX40mm

质量：220mg(主要元件)