当前位置:首页 > 测试测量 > 测试测量
[导读]VDMR8M32是珠海欧比特公司自主研发的一种高速、大容量的TTL同步静态存储器(MRAM),可利用其对大容量数据进行高速存取。本文首先介绍了该芯片的结构和原理,其次详细阐述了基于magnum II测试系统的测试技术研究,提出了采用magnum II测试系统的APG及其他模块实现对MRAM VDMR8M32进行电性测试及功能测试。其中功能测试包括全空间读写数据0测试,全空间读写数据1,以棋盘格方式进行全空间读写测试。另外,针对MRAM的关键时序参数,如TAVQV(地址有效到数据有效的时间)、TELQV(片选使能到数据有效的时间)、TGLQV(输出使能到输出数据有效的时间)等,使用测试系统为器件施加适当的控制激励,完成MRAM的时序配合,从而达到器件性能的测试要求。

1. 引言

MRAM静态随机存取存储器是一种具有静止存取功能的内存,不需要刷新电路技能保存它内部存储的数据。它的主要优点是速度快,不必配备刷新电路,可提高整体的工作效率。集成度低,功耗大,相同容量的体积较大,而且价格较高。但在串行低速数据到并行高速数据转换的过程中,存储器起的是数据缓冲作用。为了的到更高的传输速度和更大的传输容量,需要更高的速度和更大容量的存储器。VDMR8M32是珠海欧比特公司研制出的一种高速、大容量的TTL同步静态存储器,其容量为256k×32bit,同时具有设计简单,应用灵活等特点。

2. VDMR8M32芯片介绍

2.1 VDMR8M32的结构

VDMR8M32是一款高集成度的静态随机存取存储器,其总含有8M bits。由于此芯片里面包含2个片选,具体的原理框图见图1。这种结构不但大大的扩充了存储器的容量和数据位宽,而且还可以在应用时大量节省了PCB板的使用空间。从图1可以看出,每个片选控制了32位的数据总线。图2为VDMR8M32中的Block的结构框图,它主要由控制逻辑、存储整列等组成。

VDMR8M32的主要特性如下:

总容量:8M bit;

数据宽度为32位;

快达35ns的读写周期;

完全静态操作,无需刷新;

兼容SRAM时序;

采用3.3V电源供电。

无限次读写;

数据保存大于20年;

掉电自动数据保护。

图1 VDMR8M32原理框图

图2 VDMR8M32内部Block的结构框图

2.2 VDMR8M32的引脚说明

VDMR8M32芯片采用的是SOP封装工艺,整块芯片表面镀金,这样可以大幅度增强了芯片的抗干扰和抗辐射的能力,有利于该芯片能应用于航空航天等恶劣的环境。

VDMR8M32芯片各引脚分布见下图3所示,各引脚的功能说明如下:

VCC:+3.3V电源输入端。滤波的旁路电容应尽可能靠近电源引脚, 并直接连接到地;

VSS:接地引脚;

A0~A16:地址同步输入端;

#W:此端为低时写入,为高时写无效,数据有效发生在相应地址有效之后的两个周期;

#G:输出使能, 数据读取时需置为低,写时置为低;

#CEn:低电平有效时选中该片;

DQ0~DQ31:数据输入/输出脚。

1 器件功能真值表

#CEn

00001#G

00002#W

00003模式

00004VDD电流

00005DQ[7:0]

H

X

X

未选中

ISB1, ISB2

高阻态

L

H

H

输出禁止

IDDR

高阻态

L

L

H

读字节

IDDR

DOUT

L

X

L

写字节

IDDW

DIN

注:H”代表高电平,“L”代表低电平,“X”代表可以是任何状态

3. VDMR8M32的电特性

VDMR8M32电特性见表2

2:模块电特性

电性

指标

技术参数

符号

测试条件(除另有规定外,VDD=3.3V

最小值

最大值

单位

允许

漂移

静态

指标

A1A2A3

输入漏电电流

ILIL

VDD=3.6VVIN=0.0V

-8

8

uA

±1uA

ILIH

VDD=3.6VVIN=3.6V

-8

8

uA

±1uA

输出漏电电流

ILOL

VDD=3.6VVOUT=0.0V

-8

8

uA

±1uA

ILOH

VDD=3.6VVOUT =3.6V

-8

8

uA

±1uA

休眠电AC

ISB1

VDD=3.6V#E = VIH

——

60

mA

±10%

休眠电流(CMOS

ISB2

#E≥VDD-0.2V and

VIH≤VSS+0.2V or

≥VDD-0.2V VDD=3.6Vf=0MHz

——

50

mA

±20mA

读模式动态电流

IDDR

IOUT=0mA, VDD =3.6V

周期为35ns

——

170

mA

±10%

写模式动态电流

IDDW

VDD =3.6V,周期为35ns

——

330

mA

±10%

输出低电平

VOL

IOL= +4mA

——

0.4

V

±100mV

输出高电平

VOH

IOL= -4mA

2.4

——

V

±100mV

开关  指标

A9A10A11

地址有效到数据有效的时间

tAVQV

VDD=3.3V

VIL=0.4V,VIH=2.4V

VOL=1.4V,VOH=1.4V

IOL= 4mA,

IOH= -4mA

——

40

ns

±10%

片选使能到数据有效的时间

tELQV

——

40

ns

±10%

输出使能到输出数据有效的时间

tGLQV

——

20

ns

±10%

 

3:AC特性

技术参数

符号

最小值

最大值

单位

读周期时间

tAVAV

35

-

ns

地址有效到数据有效的时间

tAVQV

-

35

ns

片选使能到数据有效的时间

tELQV

-

35

ns

输出使能到输出数据有效的时间

tGLQV

-

15

ns

地址变化时数据输出维持时间

tAXQX

3

-

ns

片选输出使能到输出激活时间

tELQX

3

-

ns

输出使能低到输出激活时间

tGLQX

0

-

ns

片选使能高到输出高组态时间

tEHQZ

0

15

ns

输出使能高到高阻态时间

tGHQZ

0

10

ns

3. VDMR8M32的测试方案

在本案例中,我们选用了Teradyne公司的magnum II测试系统对VDMR8M32进行全面的性能和功能评价。该器件的测试思路为典型的数字电路测试方法,即存储阵列的读写功能测试及各项电特性参数测试。

2.1 magnum II测试系统简介

Magnum II测试系统是上海Teradyne公司生产的存储器自动测试机,它由主机和测试底架组成,每个测试底架包含5个网站装配板(Site Assembly Board),每个装配板有128组测试通道,可用来连接DUT(Device Under Test)的管脚,5个装配板之间完全相互独立,故可以联合多个装配板测试管脚数更多的产品。除了与主机通信的装配板外,测试底架还包括系统电源供给、电源监控板、冷却风扇、以太网集线器和测试板锁定装置。使用Magnum II测试系统时,通过主机编程的方式配置各装配板,再由各装配板对DUT进行一系列向量测试,最终在主机的UI界面打印出测试结果。

Magnum II测试系统有着强大的算法模块APG(Algorithmic Pattern Generator),可生成各种检验程序,即测试pattern,如棋盘格测试程序,反棋盘格测试程序,全空间全1测试,全空间全0测试,读写累加数测试,读写随机数测试,对角线测试等,采用这些测试向量可以对器件进行较为全面的功能检测。

2.2 采用Magnum II测试系统的测试方案设计

1)硬件设计

按照magnum II测试系统的测试通道配置规则,绘制VDMR8M32的测试转接板,要对器件速率、工作电流、抗干扰等相关因素进行综合考量。

2)软件设计

考虑到使用该模块为器件提供需要施加激励信号的特殊性,我们采用了magnum II系统的特殊编程语言和C++编程语言,在VC++环境中调试测试程序,来完成相应的控制操作。具体实施步骤如下:

A、按照magnum II的标准编程方法,先完成对VDMR8M32的Pin Assignments 定义,Pin Scramble定义,Pin Electronics,Time Sets等的设置。

B、确定Sequence Table Execution Order,编辑每一组测试项,即Test Block, Test Block 里面需要包含Pin Electronics,Time Sets,funtest()函数,funtest()函数中就会使用到pattern。

C、编辑pattern使用的是magnum II测试系统的特殊编程语言,运用APG中各模块的功能编辑所需要的算法指令,编译生成object code。

2.3 VDMR8M32的功能测试

针对MRAM等存储单元阵列的各类故障模型,如阵列中一个或多个单元的一位或多位固定为0或固定为1故障(Stuck at 0 or 1 fault)、阵列中一个或多个单元固定开路故障(Stuck open fault)、状态转换故障(Transition fault)、数据保持故障(Data maintaining fault)、状态耦合故障(Coupling fault)等,有相应的多种算法用于对各种故障类型加以测试,本文采用,全0、全1,棋盘格、反棋盘格,累加,随机数的测试算法。

1)APG简介

APG即为Algorithmic Pattern Generator(算法模式生成器)模块的简称,它实则为一台电脑,用特殊的编程语言和编译器生成目标代码供测试系统使用,APG主要由两个地址生成器(XALU和YALU)、一个数据生成器(Data Generator)、一个时钟选择信号生成器(Chip Select)组成。

一组地址生成器最多可编辑24位地址长度,结合两个地址生成器可产生一系列的地址算法,如单个地址的递增(increment)、递减(decrement)、输出全为1(all 1s)、输出全为0(zeros)等操作,两个地址的关联操作有相加(add)、相减(subtract)、或运算(or)、与运算(and)、异或(xor)运算等,运用这些地址算法可以非常灵活地寻址到器件的任一一个存储单元,以满足各种测试需求。

数据生成器最多可编辑36位数据长度,其功能除了有相加(add)、相减(subtract)、或运算(or)、与运算(and)、异或(xor)运算等以外,还可以与地址生成的背景函数(bckfen)配合使用,以生成需要的数据,如当地址为奇数是生成0x55的数据,当地址为偶数时生成0xaa的数据等等。

时钟信号生成器最多可编辑18个片选通道,并且可产生4种不同的波形,即脉冲有效,脉冲无效,电平有效,电平无效。

除以上四个模块外,APG还包括管脚定义模块(pinfunc),计数器(count),APG控制器(mar)等,使用magnum II特殊的编程语言并运用这些模块的功能编辑出所需要的算法指令,便可以对器件进行功能测试。

2.4 VDMR8M32的电性能测试

针对MRAM类存储器件,其电性测试内容主要有管脚连通性测试(continuity)、管脚漏电流测试(leakage),电源管脚静态电流测试(isb)、电源管脚动态电流测试(IDDR/IDDW)、输出高/低电平测试(voh/vol),时序参数测试(TAVQV、TGLQV、TELQV)。

1) PMU简介

PMU即为Parametric Measurement Unit,可以将其想像为一个电压表,它可以连接到任一个器件管脚上,并通过force电流去测量电压或force电压去测量电流来完成参数测量工作。当PMU设置为force 电流模式时,在电流上升或下降时,一旦达到系统规定的值,PMU Buffer就开始工作,即可输出通过force电流测得的电压值。同理,当PMU设置为force 电压模式时, PMU Buffer会驱动一个电平,这时便可测得相应的电流值。MRAM 器件的管脚连通性测试(continuity)、漏电流测试(leakage)、voh/vol测试均采用这样的方法进行。

2) mr8m32的静态电流测试(isb)、动态电流测试(IDDR/IDDW)、时序参数测试(TAVQV、TGLQV、TELQV)

VDMR8M32的静态电流测试不需要测试pattern,而动态电流测试需要测试pattern,使用的电流抓取函数分别是test_supply()和ac_test_supply(),需要注意的是测试静态电流时器件的片选控制信号需置成vcc状态,测试动态电流时负载电流(ioh/iol)需设为0ma。

对时序参数进行测试时, pattern测试是必不可少的。采用逐次逼近法进行,可以固定控制信号的时序,改变data strobe的时序来捉取第一次数据输出的时间;也可以固定data strobe的时序,改变控制信号的第一次有效沿的时间,与data strobe的时序做差运算即可得到器件的最快反应时间。

下图是VDMR8M32测试程序编辑完成并经编译无误的结果。

参考文献:

[1] Neamen,D.A.电子电路分析与设计——模拟电子技术[M]。清华大学出版社。2009:118-167.

[2] 珠海欧比特控制工程股份有限公司. VDMR8M32使用说明书[Z]. 2013.

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

9月2日消息,不造车的华为或将催生出更大的独角兽公司,随着阿维塔和赛力斯的入局,华为引望愈发显得引人瞩目。

关键字: 阿维塔 塞力斯 华为

加利福尼亚州圣克拉拉县2024年8月30日 /美通社/ -- 数字化转型技术解决方案公司Trianz今天宣布,该公司与Amazon Web Services (AWS)签订了...

关键字: AWS AN BSP 数字化

伦敦2024年8月29日 /美通社/ -- 英国汽车技术公司SODA.Auto推出其旗舰产品SODA V,这是全球首款涵盖汽车工程师从创意到认证的所有需求的工具,可用于创建软件定义汽车。 SODA V工具的开发耗时1.5...

关键字: 汽车 人工智能 智能驱动 BSP

北京2024年8月28日 /美通社/ -- 越来越多用户希望企业业务能7×24不间断运行,同时企业却面临越来越多业务中断的风险,如企业系统复杂性的增加,频繁的功能更新和发布等。如何确保业务连续性,提升韧性,成...

关键字: 亚马逊 解密 控制平面 BSP

8月30日消息,据媒体报道,腾讯和网易近期正在缩减他们对日本游戏市场的投资。

关键字: 腾讯 编码器 CPU

8月28日消息,今天上午,2024中国国际大数据产业博览会开幕式在贵阳举行,华为董事、质量流程IT总裁陶景文发表了演讲。

关键字: 华为 12nm EDA 半导体

8月28日消息,在2024中国国际大数据产业博览会上,华为常务董事、华为云CEO张平安发表演讲称,数字世界的话语权最终是由生态的繁荣决定的。

关键字: 华为 12nm 手机 卫星通信

要点: 有效应对环境变化,经营业绩稳中有升 落实提质增效举措,毛利润率延续升势 战略布局成效显著,战新业务引领增长 以科技创新为引领,提升企业核心竞争力 坚持高质量发展策略,塑强核心竞争优势...

关键字: 通信 BSP 电信运营商 数字经济

北京2024年8月27日 /美通社/ -- 8月21日,由中央广播电视总台与中国电影电视技术学会联合牵头组建的NVI技术创新联盟在BIRTV2024超高清全产业链发展研讨会上宣布正式成立。 活动现场 NVI技术创新联...

关键字: VI 传输协议 音频 BSP

北京2024年8月27日 /美通社/ -- 在8月23日举办的2024年长三角生态绿色一体化发展示范区联合招商会上,软通动力信息技术(集团)股份有限公司(以下简称"软通动力")与长三角投资(上海)有限...

关键字: BSP 信息技术
关闭
关闭