用锁相环CD4046实现电动机转速测量

锁相环是一种以消除频率误差为目的的自动相位控制电路，能够完成两个电信号相位同步的自动控制闭环系统，简称PLL。由于锁相环具有锁定后无频差的特点，因此广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。

用锁相环CD4046实现电动机转速测量----集成锁相环CD4046

过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，因为集成锁相环性能优良、价格便宜、使用方便，因而获得广泛的应用。应该指出，集成锁相环往往不含环路滤波器，因此使用时必须外接不同的R、C元件，构成环路滤波器，使锁相环具有不同的性能，以应用于不同的场合。集成锁相环CD4046就是其中的一种。

CD4046的特点

锁相环CD4046是一种通用的CMOS数字锁相环［2，3］。最高工作频率约1MHz。电源电压范围宽（为3~8V），输入阻抗高（约100MΩ），动态功耗极低，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。

CD4046的引脚功能

CD4046采用16脚双列直插式，其引脚排列如图下所示。

各引脚功能如下：

CD4046的引脚排列

1脚：相位输出端，环路入锁时为高电平，环路失锁时为低电平。

2脚：鉴相器Ⅰ的输出端。

3脚：比较信号输入端。

4脚：压控振荡器输出端。

5脚：禁止端，高电平时禁止，低电平时允许压控振荡器工作。

6、7脚：外接振荡电容。

8、16脚：电源的负端和正端。

9脚：压控振荡器的控制端。

10脚：解调输出端，用于FM解调。

11、12脚：外接振荡电阻。

13脚：鉴相器Ⅱ的输出端。

14脚：信号输入端。

15脚：内部独立的齐纳稳压管负极。

CD4046的内部结构及工作原理

CD4046的内部电原理框图如图3所示。主要由压控振荡器（VCO）、源跟随器（A2）、稳压器、线性放大和整形电路（A1）以及两个鉴相器（Ⅰ、Ⅱ）组成。

鉴相器Ⅰ采用异或门结构，当两个输入信Ui、Uo的电平状态相异时（即一个高电平，一个为低电平），输出信号UΨ为高电平;反之，Ui、Uo电平状态相同时（即两个均为高，或均为低电平），UΨ输出为低电平。当Ui、Uo的相位差Δφ在0~80°之间变化时，UΨ的脉冲宽度也将随之改变，即占空比亦在变化。对于鉴相器Ⅰ，它要求Ui、Uo的占空比均为50%（即方波），这样才能使锁定范围为最大。

鉴相器Ⅱ是一个由信号的上升沿触发的数字存储鉴相器。它对输入信号占空比的要求不高，允许输入非对称波形，它具有很宽的捕捉频率范围，而且不会锁定输入信号的谐波。两个鉴相器分别由2脚和13脚输出，可根据需要进行选择。鉴相器Ⅱ还有另一个输出端（1脚），输出锁定信号（相位脉冲），可用作锁相环锁定状态的指示。当达到锁定时，在鉴相器Ⅱ的两个输入信号之间保持0°相移。

由于输入信号Ui（从14脚输入）一般较小，不符合上面两种数字鉴相器对输入信号电平的要求，而且波形也不规则，因此输入信号要先经放大和整形电路A1，使其电平和波形均满足鉴相器（Ⅰ、Ⅱ）的要求。

环路滤波器采用外接的阻容网络（R3、R4、R2），其输出的控制电压接至压控振荡器（VCO）的输入端（9脚）。

CD4046锁相环采用的是交叉充放电型压控振荡器，因此在6、7脚之间外接电容C1和电阻R1作为充放电元件。当PLL对跟踪的输入信号的频率宽度有要求时还需要外接电阻R2。由于VCO是一个电流控制振荡器，对定时电容C1的充电电流与从9脚输入的控制电压成正比，使VCO的振荡频率亦正比于该控制电压。当VCO控制电压为0时，其输出频率最低;当输入控制电压等于电源电压VDD时，输出频率则线性地增大到最高输出频率。VCO振荡频率的范围由R1、R2和C1决定。由于它的充电和放电都由同一个电容C1完成，故它的输出波形是对称方波。一般规定CD4046的最高频率为1.2MHz（VDD=15V），若VDD《15V，则fmax要降低一些。

当CD4046用于调频波的解调时，环路滤波器输出的控制电压经源跟随器（A2）至10脚，得到FM的解调信号。注意，10脚与地之间必须接负载电阻R5。

CD4046还有一个由齐纳二极管构成的稳压器（稳压值Uz=5~8V）。当CD4046与TTL电路匹配时，该稳压管可用作辅助电源。

综上所述，CD4046工作原理如下：输入信号Ui从14脚输入后，经放大器A1进行放大、整形后加到鉴相器Ⅰ、Ⅱ的输入端，下图开关K拨至2脚，则鉴相器Ⅰ将从3脚输入的比较信号Uo与输入信号Ui作相位比较，从鉴相器Ⅰ输出的误差电压UΨ则反映出二者的相位差大小;UΨ经R3、R4及C2滤波后得到一个控制电压Ud，加至VCO的输入端9脚，调整VCO的振荡频率f2，使f2迅速逼近输入信号频率f1;VCO的输出又经分频器再进入鉴相器Ⅰ（根据需要决定分频器的有无），继续与Ui进行相位比较，最后使得f2=f1，二者的相位差为一定值，实现了相位锁定。若开关K拨至13脚，则鉴相器Ⅱ工作，过程与上述相同。

CD4046的内部电原理图

 

用锁相环CD4046实现电动机转速测量----电机测速系统的工作原理

电机测速系统的组成基于锁相环的电机测速系统框图如下图所示。

用光电转换电路监测电动机转速，其基本原理是在被测的电动机转轴上粘贴一个反光标记，光源经过光学系统将一束光照射到被测转轴的端面上，

电动机每转一周，反射光线投射到光电元件上的强弱发生一次改变，这样光电元件每受光一次就产生一个脉冲信号。由于该脉冲的形状不是规则的方波，所以需经过整形、放大后，再送入计数器。

这里的光电元件多采用光敏二极管、光敏三极管和光电池，以提高寿命、减小体积、减小功耗以及提高可靠性。光源一般用白炽灯泡。

（2）倍频器

计数器对输入的脉冲信号计数，从而测量出单位时间内脉冲的个数，即可转换成电机转速。由于每分钟转速n与脉冲频率f的关系为：n=f&TImes;60

所以，在对脉冲信号进行计数之前，电路中必须加入一级60倍频器。60倍频器的输出信号频率为fo，是输入信号频率fi的60倍，其作用是将一秒钟内从整形电路输出的脉冲数乘以60，再送入计数、译码、显示电路，显示的值即为该瞬间的电动机转速（r/min），从而实现电动机转速快速、实时的测量。本系统中采用集成锁相环CD4046和60进制分频器组成60倍频器。其原理电路如下图所示。由图可见，分频器被插入在VCO输出和鉴相器之间。

由CD4046构成的倍频器

刚开机时，比较信号的频率f2/n可能不等于输入信号的频率f1，假定f2/n《f1，此时锁相环CD4046内的相位比较器Ⅱ输出UΨ为高电平，经滤波后Ud逐渐升高，使VCO输出频率f2迅速上升;如果此时Ui滞后U0，则相位比较器Ⅱ输出UΨ为低电平，UΨ经滤波后得到的Ud信号开始下降，这就迫使VCO对f2进行微调，最后达到f2/n=f1（即：f2=f1&TImes;n），并且f2与f1的相位差Δφ=0°。此时，整个环路进入锁定状态。如果此后f1又发生变化，锁相环能再次捕获f1，使f2与f1相位锁定。这里取n=60，则当锁相环锁定时，VCO输出信号频率f2（即锁相环输出信号频率）和锁相环输入信号频率f1的关系为：f2=f1&TImes;60，从而达到了60倍频的目的。

（3）计数、译码、显示电路计数、译码、显示电路的功能是：计数器在倍频

器输出的脉冲信号触发下加法计数，累计单位时间内所产生的脉冲数，并使计数器每分钟作一次清零。在每次周期性的清零前一时刻，将计数器记下的数值传送到寄存器存储，寄存器中寄存的数在以后的1分钟内始终保持不变，并进行译码、驱动数码管直接显示，这样就可记下电动机每分钟的转数，即被测电动机的转速。

该电路可采用ZCL102系列组件。ZCL102实质上是由CMOS集成电路C180芯片、ZC412芯片、0.5寸LED数码管三部分组成，具有十进制计数/锁存/译码驱动/显示功能。

电机测速系统的原理电路

用锁相环CD4046实现的电动机转速测量系统原理电路如下所示。由图可见，锁相环CD4046和芯片CD4518构成60倍频器。CD4518是一个集成的双二-五-十进制计数器芯片，CD4518中的每个计数器包含两个时钟输入端：CP和EN。CP用于上升沿触发，要求EN=1;EN用于下降沿触发，要求CP=0。R是复位端，且异步复位，高电平有效。

电动机转速测量系统原理电路