当前位置:首页 > 测试测量 > 测试测量
[导读]存储深度(Record Length)也称记录长度,它表示示波器可以保存的采样点的个数。存储深度如果为“20000个采样点”则一般在技术指标中会写作“2Mpts”(这里的pts可以理解为“points”

存储深度(Record Length)也称记录长度,它表示示波器可以保存的采样点的个数。存储深度如果为“20000个采样点”则一般在技术指标中会写作“2Mpts”(这里的pts可以理解为“points”的缩写)或2MS(这里的S也可以理解为“samples”的意思)。

存储深度表现在物理介质上其实是某种存储器的容量,存储器容量的大小也就是存储深度。示波器采集的样点存入到存储器里面,当存储器保存满了,老的采样点会自动溢出,示波器不断采样得到的新的采样点又会填充进来,就这样周而复始,直到示波器被触发信号“叫停”,每“叫停”一次,示波器就将存储器中保存的这些采样点“搬移”到示波器的屏幕上进行显示,这两次“搬移”之间等待的时间被称为“死区时间”。有个形象的比喻,存储器就像一个“水缸”,“水缸”的容量就是“存储深度“,如果使用一个“水龙头”以恒定的速度对水缸注水,水龙头的水流速就是“采样率”,当水缸已经被注满水后,水龙头仍然在对水缸注水,这时候水缸里的水有一部分就会溢出来,但水缸的总体容量是保持不变的。

存储深度=采样率 × 采样时间,对于数字示波器,其最大存储深度是一定的,但是在实际测试中所使用的存储长度却是可变的。 在存储深度一定的情况下,存储速度越快,存储时间就越短,他们之间是一个反比关系。同时采样率跟时基(timebase)是一个联动的关系,也就是调节时基档位越小采样率越高。存储速度等效于采样率,存储时间等效于采样时间,采样时间由示波器的显示窗口所代表的时间决定。譬如当时基选择10μs/div,因为水平轴是10格(有些示波器是12格或14格),因此采样时间为100μs,在1Mpts的存储深度下,当前的实际采样率为1M÷100μs =10 GS/s , 如果存储深度只有250Kpts,那当前的实际采样率就只要2.5GS/s了。

某些厂商制造的示波器,当前的最大存储深度可以在菜单中设置。一旦设置好当前的最大存储深度之后,调节水平时基,随着采样时间的增加,示波器的存储深度会自动增加,这个过程中采样率保持不变;存储深度随采样时间增加到当前设置的最大存储深度后,如果继续增加采样时间,采样率会自动下降,存储深度保持不变。但是在有些情况下,因为采样率和采样时间的步进是在固定的若干个档位下跳变,并不是连续细调的,两者相乘不一定和最大存储深度的数值相同,这时候示波器可能会自动调整当前的采样率或存储深度,使得它们三者满足乘积关系。

由存储关系式知道:提高示波器的存储深度可以间接提高示波器的采样率,当要测量较长时间的波形时,由于存储深度是固定的,所以只能降低采样率来达到,但这样势必造成波形质量的下降;如果增大存储深度,则可以以更高的采样率来测量,以获取不失真的波形。

下图中第一个图形表明在采样率足够的前提下,观察多个周期的样本,需要的存储深度很长,图示中需要36个采样点。第二个图形采样率依然保持方便,但存储深度变小,只有9个采样点,因此只能采样一个周期多点的波形。第三个波形仍然是存储深度很小,只有9个采样点,但仍然要采样和第一个图形一样多个周期的波形,其结果是采样率变小,测量得到的波形就会失真。

对于高端示波器,存储器芯片一直是核心技术,示波器中的ADC速率太快,普通的存储介质根本来不及在这么短的时间内“吞吐”那么大的数据量。譬如ADC的采样速率是20GS/s,也就是说每秒要采集20G个点,而每个点是由8个0和1组成,如果ADC的输出是完全按照串行数据传送到存储器中,那么传输速率就是160Gbps,现在的PCI-Express 3.0的速率是8 Gbps,最高速的高速芯片在单板上传输的速率是25 Gbps,但还不成熟,也没用到示波器上,高速的ADC采样点怎么传输到存储器中,这是一个难题。其实,这么高速的ADC也不可能是单芯片设计的,内部是由很多的2.5GS/s或1.25S/s、250MS/s的小的ADC交织拼接的。

随着示波器技术的发展,目前存在两种架构模式,一种是基于PC平台的,另外一种是嵌入式的,主要是基于FPGA实现的。随着DDR内存速率的提高和FPGA计算能力的增强,现在基于FPGA计算平台的存储器芯片已经不再神秘,多是采用工业上的DDR内存颗粒了,因此存储深度这个指标在不顾及存储的采样点是否真实的被显示、被分析的情况下,可以做的特别大了。但往往真实情况是,虽然存储深度很高,但显示的采样点数和分析的采样点数可能只有千分之几,在这类产品中,屏幕上看到的波形对应的存储深度并不等于采样率乘以采样时间。

示波器多个通道同时工作时,采样率和存储深度可以工作在叠加模式。多数示波器是2个通道叠加,也有的是4个通道叠加。下图表示的是两个通道叠加使用的工作原理示意图:

通道1和通道2交替采样,一个通道延迟1/2的采样周期使得采样率加倍,示波器在采样过程中交替读取存储器中的采样点,整体存储深度也相应加倍。因此,为了获得最大的采样率和存储深度,在只使用两个通道进行测量时,对于两两叠加的模式,建议只打开1、2通道中的一个,3、4通道中的一个。

现代示波器的存储深度虽然很高,动辄捕获成千上万个数据样本,可是示波器的显示屏在水平方向上的图象分辨率往往只有1280个甚至更少的像素。示波器如何将那么多的点挤在这么小的屏幕上显示出来呢?显示的压缩算法解决了这个问题。压缩算法将捕获的大量数据样本分成很多小段,每一段只抽取最大值和最大值的数据点显示在屏幕上。这种压缩算法在显示上加重了信号的峰峰值在视觉上的效应,表现为波形看起来比展开之后的局部放大的没有被压缩的波形有更多的噪声,波形轨迹显得更粗。但是,也有些示波器即使采用了显示压缩算法,但屏幕上显示的存储深度并不等于当前的采样率乘以采样时间。屏幕上显示的只是部分波形,对应的是“采样时间”的一部分,还有一部分“采样时间”在屏幕的“外部”,需要旋转示波器面板上的“position”键,将屏幕外面采集的波形“移动”到屏幕显示的窗口。

有些低频信号中有高频噪声,有些高速信号中包含了低频调制,有些信号的变化过程非常缓慢,有些分析本身只有样本数足够多才有意义,这四种情况下都需要长存储。前两种情况都需要将感兴趣的低频成分完整的捕获下来才能进行有意义的分析。在很多的实际应用中都属于上述四种长存储的应用范畴,例如电源软启动过程的测量、电源纹波和电源噪声的测量、FFT分析、扩频时钟分析、发现随机或罕见的错误等等。

 

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

9月2日消息,不造车的华为或将催生出更大的独角兽公司,随着阿维塔和赛力斯的入局,华为引望愈发显得引人瞩目。

关键字: 阿维塔 塞力斯 华为

加利福尼亚州圣克拉拉县2024年8月30日 /美通社/ -- 数字化转型技术解决方案公司Trianz今天宣布,该公司与Amazon Web Services (AWS)签订了...

关键字: AWS AN BSP 数字化

伦敦2024年8月29日 /美通社/ -- 英国汽车技术公司SODA.Auto推出其旗舰产品SODA V,这是全球首款涵盖汽车工程师从创意到认证的所有需求的工具,可用于创建软件定义汽车。 SODA V工具的开发耗时1.5...

关键字: 汽车 人工智能 智能驱动 BSP

北京2024年8月28日 /美通社/ -- 越来越多用户希望企业业务能7×24不间断运行,同时企业却面临越来越多业务中断的风险,如企业系统复杂性的增加,频繁的功能更新和发布等。如何确保业务连续性,提升韧性,成...

关键字: 亚马逊 解密 控制平面 BSP

8月30日消息,据媒体报道,腾讯和网易近期正在缩减他们对日本游戏市场的投资。

关键字: 腾讯 编码器 CPU

8月28日消息,今天上午,2024中国国际大数据产业博览会开幕式在贵阳举行,华为董事、质量流程IT总裁陶景文发表了演讲。

关键字: 华为 12nm EDA 半导体

8月28日消息,在2024中国国际大数据产业博览会上,华为常务董事、华为云CEO张平安发表演讲称,数字世界的话语权最终是由生态的繁荣决定的。

关键字: 华为 12nm 手机 卫星通信

要点: 有效应对环境变化,经营业绩稳中有升 落实提质增效举措,毛利润率延续升势 战略布局成效显著,战新业务引领增长 以科技创新为引领,提升企业核心竞争力 坚持高质量发展策略,塑强核心竞争优势...

关键字: 通信 BSP 电信运营商 数字经济

北京2024年8月27日 /美通社/ -- 8月21日,由中央广播电视总台与中国电影电视技术学会联合牵头组建的NVI技术创新联盟在BIRTV2024超高清全产业链发展研讨会上宣布正式成立。 活动现场 NVI技术创新联...

关键字: VI 传输协议 音频 BSP

北京2024年8月27日 /美通社/ -- 在8月23日举办的2024年长三角生态绿色一体化发展示范区联合招商会上,软通动力信息技术(集团)股份有限公司(以下简称"软通动力")与长三角投资(上海)有限...

关键字: BSP 信息技术
关闭
关闭