示波器中的均衡测量分析技术

1 均衡需求背景因为电路板材料在高频时呈现高损耗，目前的高速串行总线速度不断演进，使得流行的电路板材料达到极限，信号速度高到一定程度后，信号到达接收机端之后，已经有较大的损耗，因此可能导致接收端无法正确还原和解码信号，从而出现误码；如果你直接观察这个时候接收端的眼图，它可能是闭合的。因此工程师可以有两种选择，一是在设计中使用较为昂贵的电路板材料，另外是仍然沿用现有材料，但采用某种技术补偿其损耗误差。考虑到低损耗电路板材料和线路的成本太高，我们通常都会优先选择补偿技术的做法。均衡就是这样一种技术，有了这一技术，FR4等传统电路板材料不至于很快被淘汰。使用均衡技术意味着在接收机上要使用均衡芯片或均衡算法。目前采用均衡技术的实例包括 SATA 6G、SAS 6G、光纤通道、PCI Express第二代、USB3.0等。当然，任何额外的设计工作（包括设计均衡算法）都会影响新芯片的上市时间。工程师遇到的挑战是在最短的时间内精确设计均衡器芯片或算法。安捷伦科技公司在其Infiniium系列示波器上，提供均衡软件，一方面可以帮助工程师验证其均衡设计算法，另一方面，可以提供优化的抽头系数(tap values)供工程师参考，示波器根据采集到内存中的波形数据，作为原始数据，进行均衡处理，如果您已经知道抽头系数(tap values), 直接输入示波器即可，如果您不知道，Infiniium示波器可帮助您计算出优化的抽头系数(tap values)。均衡技术不仅用在示波器中，在高速协议分析仪，如PCI-E 3.0中也得到了应用，因为如果不用均衡技术，协议分析仪实际看到的信号质量很差，因此和示波器一样，协议分析仪也要具有和被测对象接收端类似的均衡处理功能，才能准确得判断信号的逻辑1和逻辑0状态。

2 均衡简介
串行信号由发射端通过传输介质或通道（如：背板、电缆、电路板）向接收端发送。当信号速率增加时，信号所经过的通道或传输介质产生衰减，使信号在接收端出现失真，从而导致眼图部分或完全闭合，使接收端无法正确提取或恢复时钟/数据。为了使眼图重新张开，必须正确提取或恢复时钟和数据，均衡技术就是为解决这一问题而存在的。
在图1中您可以看到，一个张开、清晰的眼图由发射端出发，经过通道进行传送时，通道带来的随机噪声、串扰和符码间干扰（ISI）使信号发生失真，导致眼图闭合。随后，使用均衡技术校正补偿ISI带来的误差，使眼图得以部分张开。


图1 高速互连不同点的波形眼图
ISI 是由于通道的频率响应不平坦（高频比低频呈现更多的损耗）而产生的，它会导致信号的脉冲波形出现失真。使用均衡可以消除 ISI，因为 ISI 是由电路（线路设计）的几何形状以及组成电路的媒介（导体或介质）导致的――所有这些因素都可以在信号传输前确定。
正如您在图2中所看到的那样，均衡的主要目的是要纠正传输通道所导致的问题。当信号在接收机端出现失真时，均衡技术仍然能够分辨出原本的信号来。换句话说，均衡能够校正高频分量的电压电平，从而校正这些分量在对应眼图中的眼角轨迹（张开眼图）。


图2 均衡处理前后的眼图对比
本文将讨论两种均衡方法：前馈均衡（FFE）和判决反馈均衡（DFE）。

3 前馈均衡（FFE）

前馈均衡（FFE）是指利用波形本身来校正接收到的信号，而不是用波形的阈值(判决逻辑1或0 )进行校正。FFE 的作用基本上类似于 FIR（有限脉冲响应）滤波器，它在校正当前比特电压时，使用的是前一个比特和当前比特的电压电平，加上校正因子(抽头系数)，来校正当前比特的电压电 平。必须要记住的一点是，当使用FFE时，是对实际采集到的波形执行均衡算法。FFE 算法绝不是逻辑判决（判决这个比特是逻辑 1 还是逻辑 0），FFE 只涉及到校正波形中每一个比特的电压电平。
为了便于讨论，我们假设您正在使用的 FFE 算法有三个抽头系数。抽头是用于校正电压电平的校正系数。我们可从这样一个角度来看待这些校正系数――把它们看成是接收端应该看到的电压与接收端实际看到的电压之比。
下面是三抽头 FFE 的数学描述：
e(t) = c0r(t – (0TD)) + c1r(t – (1TD)) + c2r(t – (2TD))
其中：
-e(t) 是时间 t 时的电压波形,是经校正(或均衡)后的电压波形。
-TD 是时间延迟(抽头的时间延迟)。
-r(t-nTD) 是距离当前时间 n 个抽头延迟之前波形，是未经校正(或均衡)的波形。
-cn 是校正系数（抽头系数），用于距离当前时间 n 个抽头延迟之前波形，二者相乘，然后累加，最后得到校正(或均衡)后的电压波形
在上面的三抽头FFE例子中，FFE 对当前比特位置和其前面两个抽头延迟位置的电压进行加权校正，然后累加，获得了波形中当前比特位置（时间 t）处的校正（或均衡）电压电平。一旦当前比特位置处的电压电平经过校正，算法会进入下一个感兴趣的比特位置并重复上述过程。这种情况将一直持续到整个波形都经过校正。

4 判决反馈均衡（DFE）

实现 DFE 的算法有很多，本部分将讨论在 Agilent Infiniium 90000 和9000 系列示波器中使用的算法。
为了便于讨论，我们假设您正在使用的 DFE 算法使用两个抽头系数。在查看 DFE 的数学模型之前，我们有必要先了解该算法的目的。通常，DFE计算出一个校正值，然后将其添加到逻辑判决阈值中（超过该阈值的电压被视为逻辑高或逻辑1， 低于该阈值的电压被视为逻辑低或逻辑0）。因此，DFE 会使改变阈值（增大或降低） ，从而可以根据这个新的均衡阈值电平对波形重新执行逻辑判断。
下面是两抽头 DFE 算法的数学模型：
V(k) = c1s(k – 1) + c2(k – 2)
其中：
-V(k) 是校正后的电压阈值，用于判决比特位置K的逻辑状态是1还是0。
-s(k-n) 是位于比特位置 k 之前 n 个比特处的逻辑值（逻辑状态）。
-cn 是位于感兴趣比特位置之前 n 个比特处的校正系数（抽头系数）。
因此，为了使DFE 获得当前比特位置处的阈值电平的校正电压偏差，首先需要获得前几个比特的校正值才能进行。假设前几个比特的逻辑判决(阈值)是正确的，那么算法可以根据它 们演算确定当前比特的逻辑状态值。对于两抽头 DFE 来说，需要先确定当前比特位置之前的两个比特的逻辑状态值。随后，算法将用比特逻辑值乘以相应的抽头系数，最后累加起来，即得出应有的判决阈值偏移量，许多 DFE 算法将该偏移量直接应用到与之电压上，但是 Infiniium 90000、9000系列示波器正好相反，它不是改变阈值电压，而是保持阈值电压不变，将对应的电压电平向相反方向偏移相同数量。
随后，该算法将会向前偏移一个指针（index），到达下一个感兴趣的比特位置。这个过程会重复执行，直到整个信号经过校正。

5 FFE 与 DFE 的比较

FFE是目前串行总线中最常用的均衡算法。如上所述，FFE 通过移除ISI的影响来校正电压电平，所以均衡器芯片(或算法)不像使用DFE的芯片(或算法)那样复杂，比DFE芯片需要的门电路更少。在大多数情况 下，设计人员都会选择FFE,因为它更便宜、更容易实施，而且通常也是有效的。
现在考虑这样一种设计，其通道 ISI 超过 FFE 能够处理的程度，这时候，通常需使用 DFE 来张开信号中的眼图。因为 DFE 使用当前比特作为其抽头系数定义的一部分，所以它能够极大地张开闭合的眼图,而且DFE可以随不同的芯片或器件而改变，FFE则是同一套抽头系数用于所有 接收端和所有比特位置。.
Infiniium 90000和9000系列示波器软件能够对DFE和FFE进行建模，以找出哪种算法更适合设计人员的需求。该均衡软件（N5461A）能够在一个屏幕上同 时对 DFE 和 FFE 进行建模，使用户可以选择他们希望实施的均衡器。虽然 DFE 和 FFE 是不同的均衡技术，但是接收机端经常会同时使用这两种技术。

6 连续时间线性均衡（CTLE）

连续时间线性均衡是另外一种均衡技术，用在USB3.0为代表的串行总线中，它的数学模型如下：
H(s) = [Adc ωp1 ωp2 / ωz] [(s+ωz)/(s+ωp1)/(s+ωp2)]
其中:
-Adc 是直流增益
- ωz是零频
- ωp1是极点1
- ωp2是极点2

7 总结

随着设计人员不断推动材料挑战极限，以适应不断增加的数据速率，均衡对于当前的高速数字设计正变得越来越重要，因此使得测量仪器包括示波器和协议分析仪等也要有类似的功能才能准确评估被测对象的行为特征。
Infiniium 90000和9000示波器提供了可以对 DFE ,FFE和CTLE 技术进行全面建模的均衡软件。拥有一台能够快速地对均衡技术进行建模的示波器，可以缩短设计周期和芯片的上市时间，从而增加设计厂商的收入。使用示波器进行均衡建模的最大优势也许就在于示波器是使用实际信号来进行均衡建模。除了基于实际信号进行建模之外，Infiniium 90000和9000系列示波器使用硬件加速对均衡变量的实时运算和更新。使用Infiniium 90000和9000示波器软件，您可以快速改变抽头系数（校正系数），以查看可变抽头系数如何影响眼图。必须注意，均衡可以消除通道中的码间干扰(ISI)，但不能消除系统中的任何噪声，包括示波器自身的噪声。因此，设计人员使用的示波器除了要能够进行均衡建模之外，还必须具有极低的本底噪声，以避免示波器噪声经过放大后对均衡信号产生不必要的影响，目前Infiniium 90000系列示波器在本底噪声方面是最优秀的产品，因此配合均衡软件使用能得到更精确的结果。
协议分析仪，比如PCI-E 3.0 协议分析仪的探头也采用了均衡技术，以U4301A为例子，它内部使用了专用芯片(ASIC)实现均衡处理，允许用户调整设置均衡参数，用可编程器件(FPGA)跟踪每个方向的传输，恢复时钟也是每个方向独立的。