示波器探头基础系列之四—— 探头在捕获高速信号上的技术

中心议题：差分探头比单端探头的固有负载小待测信号的探头额定负载效应可以量化探头负载效应的评估方法解决方案：采用非常对称拓扑抑制尖端共模电压精确的等效电路是首要的
简介
测量PCIe，SATA和其它快速模拟和数字信号等宽带信号时总是需要高阻抗探头。通过线缆直接连接高频信号到测量仪器只是适合通常的一致性测试和PCB验证等应用场合，但是大多数信号必须在系统运行时进行观察以便确定整个工作系统中的信号特性。大多数探头是单端，也就是测量共地信号，需要通过地线连接探头尖端附近的地和待测设备的地。这种探头很难测量本地信号地与仪器地有很大区别的信号。地也可以与待测设备的地在一起。

设计者可以通过差分传输高速信号避免地连续性的问题而解决这个问题，但是这大大增加了测量挑战，因为只测量一个信号对地不能很好地表达出这个差分信号。工程师可以使用两个探头测量两个差分信号对地的信号然后相减，但这将占用两个通道，而且依赖于两个探头的精确匹配。本文将解释这个方法将比真正的差分探头带来更大的负载。

所有的高阻抗差分探头对于被测信号都表现出负载阻抗，使得信号产生失真。本文将谈到为什么差分探头比单端探头的固有负载要小，并且描述一种比以前任何一种探头都具有最小负载效应的差分探头。待测信号的探头额定负载效应可以量化，同时将展示探头负载效应的评估方法。

单端探头的负载效应
单端探头有两个输入端——信号（尖端）和地。等效电路包括电感、DC电阻并联的输入电容和地夹的电感。地夹电感可以和尖端电感归结在一起以简化电路。有源探头的等效电路如Figure1所示。给出的电感有两个——尖端和地夹电感。地夹电感通常占主导地位并依据用户连接待测系统地的方式而改变。低频时，该探头将通过电阻R加重待测电路的负载。R通常相当大，该效应可以忽略。高频时，电容开始产生负载效应，造成待测信号的很大失真。电容和电感在该频点谐振，负载变成0欧姆，完全短路了信号。为了减少负载效应（增加探头的阻抗），电容和电感要尽可能的小。

差分探头包括两个独立的输入端子和一个差分放大器，如Figure 2所示。因为有源电路只放大两个输入，公共地连接还有相关的电感被去除。剩下的电感是两个尖端电感的和，但是由于Ltip通常远小于Lgnd，负载电感变得很小。尖端电感也是固定的，不依赖于任何因不同用户而改变的地夹。此外，电容减半，因为负载电容和原有的输入电容串联。差分设计的好处是明显的，或许有人会问为何长时间内仪器厂商不制造这种探头呢？挑战在于，高带宽差分放大器的设计。单端放大器比较简单；要求较少的晶体管，消耗更少的功率，小体积并可以在高频运行。

此外，连接两个高频尖端到放大器的输入也增加了困难。不同的待测电路要求不同的位置和引线空间，这些尖端的任何移动可以显著改变探头的高频响应。为了抑制共模信号，每个尖端的特性必须是一致的，很难创建可以在移动时保持匹配的物理尖端。

新的WaveLink系列高带宽探头解决了这些问题。最新的SiGe工艺支持具有高频性能的高带宽差分放大器，D600A-AT是7.5GHz。采用了非常对称的拓扑保证了即便是在最高频率时尖端共模电压能有效抑制。

和可调整的尖端相关的问题已用新的专利输入电路解决，允许尖端和小的传输线一起连接到放大器。放大器和尖端构筑在灵活的底层，尖端可被去除。用户可以调整探头的尖端精确匹配信号的空间从而获得在不导致任何探头负载或频响变化的测量。

直到几年前，仪器制造商仅提到探头的输入电阻和电容。这表明用户的地夹的电感占据了主导，通过这个连接只有很少的控制。结果是，探头制造商忽略了所有在量化探头时导致地夹效应降低的信号。事实上，规定的低电感夹具经常用来测量探头性能。使用这样的夹具，制造商展示了在任何实际测量情况中都是不可能的（到地的真实连接时必须的）频响和带宽性能。

查看Figure 1中的等效电路，可以看到谐振频率（1/(2*PI*sqrt(LC))给出）点的探头输入阻抗是0欧姆——完全消除了被测信号！最近一些制造商开始注意这个问题并设计具有更好输入特性的探头。Figure 3展示了这种探头（Probe A)的等效电路。这是许多给出这个探头精确依赖于尖端和地夹的等效负载模型之一。这个探头还有一个谐振点大概是2GHz，该频点的阻抗被电阻限制到大约165欧姆。新的WaveLink差分探头的等效电路如Figure 4所示。设计包括抑制谐振阻抗的电阻，也能通过消除地夹电感减少电感。输入电容进一步减少到非常低的水平，有效的是谐振频率移到7GHz，好于单端探头。新设计的探头输入阻抗效应如何？Figure 5展示了Probe A阻抗 Vs 频率在有另外一个制造商没有仔细考虑减少输入谐振负载的Probe B之上。同时，新的WaveLink探头的负载效应也展示出来。由于是差分探头，有两条迹线——第一条显示了当做是单端探头（负输入当成是地连接）是时的阻抗，第二条显示了用平衡源驱动时的负载。迹线在每个探头的最大规定频率截止。WaveLink和单端探头的一个明显区别是较低的DC电阻：4k 欧姆差分 vs 100k 欧姆。这是一个显著的不同，当检查阻抗 vs 频率曲线时，可以看到频率远大于几十MHz（事实上是这么一个探头所有关注的频率），8nH 130电抗器件占据了负载效应的主导。较低的输入电容提供了WaveLink探头一个较大的输入阻抗。

决定被测信号的阻抗效应并不简单，因为依赖于待测电路的阻抗。出于这个原因，阻抗 vs 频率曲线是不够的；精确的等效电路是首要的，因为特定待测电路的效应可以计算出来。

为了比较差分探头的性能，通常在良好定义和常数电路中画出负载效应。比如，每个探头在50欧姆理想环境中产生的插损如Figure 6所示。插损用dB表示；作为电压表示，必须除以20，采用反对数。比如Probe B导致的4.6dB的插损会产生41%的幅度损失。这对于被探测的信号有显著影响。除了损失，待测电路的探头阻抗产生的时间误差。探头负载可对被测信号产生延迟，甚至比幅度损失更严重，因为这些通过系统传播。如果检测多个点，当探头放置到信号连接每个点产生一个时间偏移，这些延迟会增加。

取决于探头负载，延迟或许不是频率常数。这意味着信号由不同的沿速率（不同频率成份）会被延迟不同的数量。当探头和输入从容性变到感性谐振时，延迟也变化。甚至探头试图减少LC谐振的幅度影响，也会使信号的时间延迟失真。唯一真正的解决方案是移到被测频率之上的谐振频率。

频域中，时间偏移表现为群时延。定义为相位改变除以频率的改变。理想的传输线有恒定的群时延（意味着延迟独立于频率）。同样，容性负载也有恒定的群时延。更复杂的负载电路表现出随信号变化的频率成份而改变的延迟。这产生了信号中的确定性抖动，通过替换信号的连接而简化。

示例探头的群时延如Figure 7所示。垂直单位是ns。注意，类似于幅度损失，延迟也是被测电路阻抗的函数。此外，如果有人预计探头在信号上产生的影响，特定的信号属性将包括在仿真中。决定信号的探头负载效应是很难的。最简单的方法是通过可以探测信号的夹具连接信号（或者典型信号）到测量仪器的输入。这样的夹具如下图（Figure 8）所示。这是一个50欧姆微带传输线，提供到仪器的极低失真连接。使用这个夹具，可以测量信号在探头连接或不连接情况下检测信号形状的任何变化或由负载效应导致的时序。我们可以通过安装在力科WaveMaster示波器输入的夹具展示这个方法，并显示这个信号在探头连接或不连接夹具时的迹线。触摸探头只有极少的影响。Figure 9 展示Probe A通过信号放置的负载产生的结果。为了确定负载引起的延迟效应，用户必须在独立的信号上触发示波器以便触发点不随着探头而偏移。示波器设置成非负载信号（储存在内存M1中）幅度和延迟和负载信号（显示在通道1中）。之前对于在信号形状上探头负载效应测试，没有大多数可预期的效应。好的探头不会改变上升沿的形状或相对于触发点的边沿时序。这里，斜的信号边沿被衰减，时间延迟了7ps。因为我们看到对于这样的一个探头群时延不是常数，这个值随着频率成份（上升沿）的改变而改变。

新的WaveLinks探头不通过同一个测试信号，测量结果如Figure 10 所示。由于探头负载（<1%）信号幅度有轻微的减少，但主要的信号边沿完全没有失真。探头阻抗产生的延迟是2ps，不会随着信号频率改变。

这个同样的夹具可以用于频域测量。通过测试夹具的信号插损可被测量，由探头负载增加的插损，还有群时延都可被显示。

探头负载阻抗可以引起被测信号幅度和时间上的显著变化。越低的探头负载阻抗，这些改变越厉害，被测电路的特定属性越依赖于这些改变。这些改变，尤其是时间偏斜会被显著损害，因为通过功能系统传播导致系统中其他点的失效测量。一个探头输入阻抗的准确模型要求完全评估这些在用探头时可以看到的效应。

差分探头具有固有的较低负载，现在的问题是增加到非常高的带宽差分放大器（这里是7.5GHz）已被解决，这么一个探头的所有的高频测量是最好的。WaveLink系列探头在这些任何已有的高频探头中具有最低的负载，提供了测试信号的最低失真。