5G加速成熟，三大运营商正在快马扬鞭地开展5G传统承载方案的论证和试验

为了实现保护物联网边缘设备和云至边缘连接安全的愿景，恩智浦半导体将强化的安全子系统和软件生态系统合并成安全执行环境（SEE），以增强可信性、隐私性和保密性。在公司新推出的基于Cortex-M33的解决方案LPC5500微控制器和i.MX RT600跨界处理器中，这些新安全特性形成主要亮点。

1. 新平台集成了安全子系统和软件生态系统，并统一成安全执行环境（SEE）特性，为开发人员提供前所未有的安全功能。

2. LPC5500单核和双核100MHz Cortex-M33微控制器，采用40nm闪存技术，面向大量不同的工业和物联网边缘应用。

3. i.MX RT600跨界处理器，搭载最高300MHz的Cortex-M33和600MHz的数字信号处理器（DSP），采用28nm FD-SOI技术，可在超低功耗的边缘处理应用中提供高质量语音和音频。

首创多层保护机制

恩智浦依靠自身的安全技术专业知识，构建出通过硬件实现的多层保护机制，这在当今业界是独一无二的。这种分层安全方法对于物理保护和运行时保护至关重要，可通过以下方式来保护嵌入式系统：

基于硬件不可变的信任根（RoT）实现的安全引导

基于证书的安全调试身份认证 

加密的片上固件存储，提供实时的无延迟解密 

这些功能与含有Armv8-M TrustZone和内存保护单元（MPU）的Arm Cortex-M33增强功能相结合，利用基于硬件的存储器映射隔离来实现基于特权的资源和数据访问，从而实现物理保护和运行时保护。  

恩智浦资深副总裁兼微控制器业务总经理Geoff Lees表示：“通过物联网实现的互联世界具有广阔的远景。利用恩智浦在安全和处理方面的深入专业知识，以及软件生态系统和广泛产品组合，我们占据了得天独厚的优势，可帮助所有开发人员实现物联网安全领域的创新进步。”

独特的安全增强功能

恩智浦基于ROM的安全引导过程奠定了设备可信任度的基石，它利用设备唯一密钥，创建不可变的硬件“信任根”。这些密钥现在能够由基于SRAM的物理防克隆技术（PUF）在本地按需生成，该技术利用SRAM位单元固有的自然变异特性。这样就可实现最终用户与原始设备制造商（OEM）之间的封闭式事务处理，从而杜绝在可能不安全的环境中进行第三方密钥处理。另外，密钥也可通过基于Fuse的传统方法来注入。

此外，恩智浦的SEE通过对SRAM PUF的创新利用，生成设备唯一的密钥，从而改进了基于对称和非对称加密技术的边缘至边缘、云至边缘通信安全。通过可信计算组织（TCG）制定的设备识别构成引擎（DICE）安全标准，公钥基础设施（PKI）或非对称加密的安全性得以增强。SRAM PUF根据DICE的要求，确保唯一设备密钥（UDS）的保密性。新推出的解决方案支持非对称加密加速（RSA和ECC，其中RSA密钥长度可支持到4096位），还支持密钥长度可到256位的对称加密和哈希（AES-256和SHA2-256），提供针对mbedTLS优化的库。 

Arm副总裁兼嵌入式和汽车电子业务总经理John Ronco表示：“要保持互联设备的迅猛增长，就必须增加用户对这些设备的信任。恩智浦致力于保护互联设备的安全，这一点在基于Cortex-M33的新款产品中体现得非常明显，这些产品基于TrustZone技术经过验证的安全基础构建，同时又融入了Arm的平台安全架构（PSA）的设计原则，推动提升Cortex-M性能效率的极限。”

增强的机器学习和DSP功能

恩智浦具有战略性地选择了Cortex-M33，充分利用Armv8-M架构的首次全面功能实施方案，与现有的Cortex-M3/M0 MCU相比，具有显著的性能和安全平台优势（分别实现了超过15%至65%的改进）。

Cortex-M33的主要特性之一是专用协处理器接口，它实现了紧耦合协处理器的高效集成，从而扩展了CPU的处理能力，同时还保持完全的生态系统和工具链兼容性。恩智浦利用这种功能来实现协处理器，用于加快关键的机器学习和DSP功能的执行速度，例如卷积、关联、矩阵运算、传递函数和滤波；与在Cortex-M33上执行相比，性能提升达10倍。协处理器还进一步利用常见CMSIS-DSP库调用（API）来简化客户代码移植。 

核心平台与技术

LPC5500平台:面向工业和物联网应用的多核Cortex-M33 MCU

单核或双核Cortex-M33集成DC-DC转换器，可提供业界领先的性能，而功率预算低于同类产品，最高达到90 CoreMarks/mA。高密度片上存储器，提供最多640KB闪存和320KB SRAM，可高效执行复杂的边缘应用。此外，恩智浦的自动可编程逻辑单元用于分担并执行用户定义任务，从而增强实时并行性能。

i.MX RT600跨界平台:面向实时机器学习/人工智能应用的能效优化Cortex-M33/DSP MCU

具有较宽的电压和性能范围，采用最高300MHz的Cortex-M33和600MHz的Cadence Tensilica HiFi 4 DSP，提供最多4.5MB的共享片上SRAM ，可实现高效本地音频预处理、沉浸式3D音频播放和支持语音的体验。为DSP提供4个32位MAC、矢量浮点功能单元、256位宽访问数据总线，以及特殊激活函数（例如Sigmoid等传递函数）的DSP扩展，进一步增强机器学习性能。 

Dover CoreGuard:利用基于硬件的防御措施保护安

恩智浦已与Dover Microsystems携手合作，在未来的平台中引入Dover的 CoreGuard技术。CoreGuard是基于硬件的主动式防御安全IP技术，可即时拦截违背预先建立的安全规则的指令，从而让嵌入式处理器自身能够防御软件漏洞和基于网络的攻击。

       本文来源：NXP客栈