这款低抖动时钟发生器了解一下?保证不后悔!

本文中，小编将对ADI公司的AD9523系列低抖动时钟发生器予以介绍，如果你想对它的详细情况有所认识，或者想要增进对它的了解程度，不妨请看以下内容哦。

一、AD9523时钟发生器概述

AD9523提供低功耗、多路输出时钟分配功能，具有低抖动性能，还配有片内集成锁相环(PLL)和电压控制振荡器(VCO)。片内VCO的调谐频率范围为3.6 GHz至4.0 GHz。

AD9523旨在满足长期演进(LTE)和多载波GSM基站设计的时钟要求。它依靠外部VCXO清除参考抖动，以满足严格的低相位噪声要求，从而获得可接受的数据转换器信噪比(SNR)性能。

二、AD9523时钟发生器详述

(一)时钟分配

时钟分配模块提供一种集成解决方案，可根据PLL2 VCO 分频器输出的分频频率产生多路时钟输出。分配输出包括 14个通道(OUT0至OUT13)，各输出通道都有专用分频器和输出驱动器。AD9523还能将VCXO输出路 由至其中的四路输出(OUT0至OUT3)。

(二)时钟分频器

输出时钟分配分频器称为D0至D13，分别对应于输出通道 OUT0至OUT13。每个分频器都是可编程的，分频深度为 10位，相当于1到1024。分频器具有占空比校正功能，占空比始终保持在50%，即便奇数分频器也是如此。

(三)零延迟操作

零延迟操作能够使输出时钟的相位与外部PLL参考输入的 相位对齐。OUT0输出设计用作零延迟的输出。AD9523支 持两种零延迟模式：内部和外部。注意，由于零延迟路径包括输出驱动器，因此外部延迟模式的匹配度优于内部延迟模式。将PLL1的反冲防回差脉冲宽度控制设置 为最大值可提供最佳的零延迟匹配。

1. 内部零延迟模式

AD9523的内部零延迟功能是通过将通道分频器0的输出反馈至PLL1 N分频器来实现的。寄存器0x01B的位5用于选择 内部零延迟模式。在内部零延迟模式下，通道分 频器0的输出通过一个多路复用器返回PLL1(N分频器)。PLL1使通道分频器0的输出相位/边沿与参考输入的相位/ 边沿同步。由于通道分频器彼此同步，因此通道分频器的输出与参考输入同步。

2. 外部零延迟模式

AD9523的外部零延迟功能是通过将OUT0反馈至ZD_IN输 入，最终回到PLL1 N分频器来实现的。下图中，外部零延迟模式的信号路由变化发生于AD9523的外部。寄存器0x01B的位5用于选择外部零延迟模式。在外部零延迟模式下，OUT0必须通过ZD_IN和ZD_IN引脚返回PLL1 (N分频器)。 PLL1使反馈输出时钟的相位/边沿与参考输入的相位/边沿同步。由于通道分频器彼此同步，因此时钟输出与参考输入同步。参考路径延迟和ZD_IN的反馈延迟与输出驱动器和PLL元件的传播延迟相同，这使得时钟输出与参考输入之间的相位偏移最小，从而实现零延迟。

(四)EEPROM操作

AD9523内置一个EEPROM(非易失性存储器)。用户可以对 EEPROM进行编程，以创建并在断电时存储用户自定义寄存器设置文件。此设置文件可以用来提供上电和芯片复位时的默认设置。EEPROM大小为512字节。在数据传输过程中，一般无法通过串行端口访问写入和读取寄存器，但有一个回读位Status_EEPROM(寄存器0xB00 的位0)例外。 在SPI模式下，为了通过串行端口确定数据传输状态，用户 可以读取Status_EEPROM位的值(1表示数据传输进行中，0 表示数据传输已完成)。在I2 C模式下，用户可以通过外部I2 C主机寻址AD9523从机 端口(向AD9523发送一个地址字节)。如果AD9523以不应答位回应，则说明未接收到数据传输。如果AD9523以应答位回应，则说明数据传输过程已完成。用户可以监控 Status_EEPROM位，或者通过寄存器0x232的位4设置 STATUS0引脚来监控数据传输状态。

最后，小编诚心感谢大家的阅读。你们的每一次阅读，对小编来说都是莫大的鼓励和鼓舞。最后的最后，祝大家有个精彩的一天。