全球首款2nm芯片横空出世 ! 三星能否实现“弯道超车“？

半导体基于这个时代的重要性已经不言而喻，过去两年中因为华为的遭遇，我们对于芯片有了更清醒的认知，也知道芯片自主迫在眉睫。

当前全球最先进的工艺制程还停留在5nm，三星和台积电则是唯二具有量产能力的芯片制造商，但相比之下，台积电在良率以及工艺稳定性等方面还是优于三星。

蓝色巨人出手就是王炸。5月6日消息，IBM宣布造出了全球第一颗2nm工艺的半导体芯片。

核心指标方面，IBM称该2nm芯片的晶体管密度(MTr/mm2，每平方毫米多少百万颗晶体管)为333.33，几乎是台积电5nm的两倍，也比外界预估台积电3nm工艺的292.21 MTr/mm2要高。

2nm晶圆近照,换言之，在150平方毫米也就是指甲盖大小面积内，就能容纳500亿颗晶体管。同时，IBM表示，在同样的电力消耗下，其性能比当前7nm高出45%，输出同样性能则减少75%的功耗。

在IBM研究院的阿尔巴尼工厂制造的2纳米晶圆

每十年都是考验摩尔定律极限的期限，以2021为开端的十年也不例外。

随着极紫外(EUV)技术的到来，加上其他更多的技术改进，晶体管尺寸得以减少。但目前看来，这项技术已经趋于瓶颈。

实际上，IBM此前也是率先造出7nm(2015年)和5nm(2017年)芯片的厂商，在电压等指标的定义上很早就拿下主导权。

回到此次的2nm上，采用的是GAA(环绕栅极晶体管)技术，三层。IBM介绍，这是第一次使用底介电隔离通道，它可以实现12 nm的栅长，其内部间隔是第二代干法设计，有助于纳米片的开发。这也是第一次使用EUV曝光FEOL部分过程。

在过去，这个尺寸曾经是芯片上二维特征尺寸的等效度量，如90纳米、65纳米和40纳米。

然而，随着FinFET和其他3D晶体管设计的出现，现在的工艺节点名称是对「等效2D晶体管」设计的解释。一般用晶体管密度可以更准确的衡量，如同英特尔倡导的那样。

例如，英特尔的7纳米工艺将与台积电的5纳米工艺大致相同;台积电的5纳米工艺也甚至没有50%的改进(它比7纳米工艺只提供15%的改进)，所以称其为5纳米工艺本身就有点牵强。根据IBM的说法，他们的「2纳米」技术比台积电的7纳米工艺有大约50%的改进，这样以来——即使按照当今最宽松的标准，也顶多是3.5纳米技术。

IBM的2nm芯片制程可不好生产

台积电的5nm芯片每平方毫米约有1.73亿个晶体管，三星的5nm芯片每平方毫米约有1.27亿个晶体管。这样对比来看，IBM 2nm晶体管密度达到了台积电5nm的2倍。

而每平方毫米有大约3.33亿个晶体管的IBM新型2nm芯片，可不是好生产的。

IBM表示，其采用2nm工艺制造的测试芯片可以在一块指甲大小的芯片中容纳500亿个晶体管，而2nm小于我们DNA单链的宽度。

而Intel的7nm晶体管密度超越了台积电5nm，也超过了三星的7nm，因此有业内人士表示IBM 2nm芯片在规格上强于台积电的3nm。

二者不仅在5nm订单上展开了正面竞争，还在成熟工艺和先进制程等多个方面展开较量，但占据全球一半以上市场份额的台积电，在三星面前就像无法逾越的大山，要想成功登顶，就只有通过先进工艺制程完成“弯道超车”。

5nm之后，3nm便将登上历史舞台，受制于“全球芯荒”等各个因素的影响，先进工艺迭代的速度明显放缓，但双方依旧在抢滩占点。

此前，业界普遍采用FinFET(鳍式场效应晶体管)结构，但在5nm节点后，这种结构难以满足晶体管所需的静电控制，出现严重的漏电现象。

在3月份，三星就对外公布了首款3nm芯片，为了在速度上占优，三星冒险采用了全新的GAA技术，这项技术最大的问题就是有可能影响量产的良率，并且如果短时间内无法提升茶能，三星的3nm生产线大概率会出现亏损。以我们能看到，三星虽然首发了3nm芯片，但在没有量产之前，妄谈“弯道超车”是不实际的，更致命的是，采用传统FinFET工艺的台积电传出了新消息。

众所周知，三星率先采用了名为GAA(gate-all-around，环绕式栅极)的晶体管技术，对3nm制程芯片进行研发，IBM的2nm制程所采用的技术，也同样是GAA。

其中，GAA分为纳米线结构(下图左三)和纳米片结构(下图右一，MBCFET是三星商标)两种，这次IBM采用的就是纳米片结构。

相比于纳米线结构，纳米片结构的长宽比较高，接触面积更大，但也更难控制片与片之间的刻蚀与薄膜生长。IBM的2nm芯片中，纳米片共有三层，每片纳米片宽40nm，高5nm，间距44nm，栅极长度12nm。

不过，也有网友表示，这并不意味着IBM的进程就超过了台积电：“关键在于大规模量产，然而，IBM现在还没有自己的晶圆厂。”

让我们期待一波2nm制程芯片量产的消息。