先进封装解决方案凸显行业价值，谁会成为下一个阿斯麦？

过去数十年来，摩尔定律犹如法则一般引领了半导体行业的发展，半导体制程持续升级，然而，当先进制程技术已走到5nm、3nm，甚至IBM(140.02, -6.82, -4.64%)已经发布了全球首个2nm的芯片制造技术，晶体管大小正不断逼近原子的物理体积极限。

当制程物理体积到达极限之后，无法再继续进步，那就意味着靠制程推动的摩尔定律时代的终结，但与此同时，5G、自动驾驶、人工智能、物联网等应用正快速兴起，对芯片的性能要求更高，半导体行业下一个十年方向在哪里?

2021年6月，AMD(94.7, 1.39, 1.49%)(AMD.US)宣布携手台积电(118.91, 0.49, 0.41%)(TSM.US)，开发出了3D Chiplet技术，并且将于2021年年底量产相应芯片。AMD总裁兼CEO苏姿丰表示，该封装技术具有突破性，采用先进的hybrid bond技术，将AMD的Chiplet架构与3D堆栈结合，提供比2D Chiplet高出超过200倍的互连密度，以及比现有3D封装解决方案高出15倍的密度。

作为Fabless和Foundry两大领域最杰出的代表之一，这两家企业对未来半导体行业的发展方向做出的判断以及业内的普遍共识便是：先进封装技术的发展。

封装测试是将生产出来的合格晶圆进行切割、焊线、塑封、切割成型，使芯片电路与外部器件实现电气连接，并为芯片提供机械物理保护，并利用集成电路设计企业提供的测试工具，对封装完毕的芯片进行功能和性能测试。

相较于传统封装，先进封装作为制造的后道工序，正不断前移，持续压缩芯片体积、提高加工效率、提高设计效率，并减少设计成本。此外，传统封装的封装效率(裸芯面积/基板面积)较低，存在很大改良的空间。先进封装技术通过以点代线的方式实现电气互联，实现更高密度的集成，大大减小了对面积的浪费。

什么是先进封装?

先进封装技术主要包括Flip-Chip(倒装)、Wafer Level Packaging(WLP，晶圆级封装)、2.5D封装和3D封装以及系统级封装(SiP)等，SiP技术奠定了先进封装时代的开局，2D集成技术，如Wafer Level Packaging(WLP，晶圆级封装)、Flip-Chip(倒装)以及3D封装技术、Through Silicon Via(TSV，硅通孔)等技术的出现进一步缩小芯片间的连接距离，提高元器件的反应速度，未来将继续推进着先进封装的脚步。

目前主要先进封装工艺的介绍及主要作用：

先进封装时代，封测设备作用凸显，半导体设备投资占产业资本支出60%以上，极易形成垄断，对于投资至关重要，设备投资占半导体产业资本支出的60%以上，制造、封装、测试设备的价值量大，直接影响着半导体生产的技术水平与良率。根据CIC灼识咨询统计数据，2020年，全球半导体设备市场达到724亿美元，预计到2025年将达到1，024亿美元，复合年增长率为7.2%。CIC灼识咨询预测，全球封测设备在半导体设备中的占比将从2020年的16.7%提升到2025年的18.6%，市场体量将达到约190亿美金。在封装流程中，可将其按步骤分为贴片、引线、划片与测试、切筋与塑封。其中，在先进封装过程中贴片机是最关键、最核心的设备。

从行业发展的趋势来看，终端产品对芯片的小型化、低能耗、高性能、高频、低成本、可靠性等有越来越高的要求，而从晶圆制造的角度来追求以上因素，不管从物理特性，还是投资成本上都越来越困难。

虽然，资金实力雄厚的台积电、三星还在探索摩尔定律物理极限的路上不断前进，开始研发3纳米、2纳米、甚至于1纳米先进制造工艺技术，但受限于资金压力和技术水平，当前已经有格芯、联电等多家厂商宣布不再跟进，作为摩尔定律的坚定执行者，英特尔的7纳米工艺也一再延期。

与此同时，包括英特尔、台积电、三星在内的半导体巨头不止一次地在公开场合宣扬了自己在先进封装领域的技术成果，藉此以掌握未来的商机。

尽管早在2000年开始，封装技术就从西方向东方转移，但封装设备市场一直被日系和欧系厂商牢牢占据，新加坡聚集了美光、格罗方德、星科金朋等众多领先的半导体企业，而华封科技的核心技术人员一直在全球最顶尖的厂商工作，又身处封装技术迁移的大环境，深刻理解先进封装技术的意义和发展机遇，也接触到最新的设备以及设计理念。