基于FPGA的多通道数据解码技术研究

引 言

随着我国航天事业的飞速发展，空中的交通流量迅猛增加，传统的A/C 模式二次雷达因为代码有限且易受到混扰和串扰的影响已不能满足空中交通管制的需求。目前，广播式自动相关监视系统（ADS_B），作为国际上解决空中交通管制最好的方法，是我国实现更高性能的集合航空通信、导航和监视系统的很好选择[1]。

在空中交通管制领域，更广的空域覆盖和更高的接受节码率是接收设备的两大最大追求目标。单天线接收存在全向天线有效作用距离短和定线天线覆盖角度有限的问题。为了解决上述问题，多通道接收成为未来的发展方向[2]。本文以双通道为例，介绍了多通道接收技术，着重介绍了多通道数据自动对齐技术以及运用分集接收技术进行融合纠错。

1 多通道数据解码技术实现原理

衰落效应是影响无线通信质量的主要因素之一。其中的快衰落深度可达 30 ～ 40 dB，利用加大发射功率、增加天线尺寸和高度等方法来克服这种深衰落是不现实的，而且会造成对其它电台的干扰。分集接收技术是一项主要的抗衰落技术，它可以大大提高多径衰落信道下的传输可靠性，其本质就是采用两种或两种以上的不同方法接收同一信号以克服衰落，其作用是在不增加发射机功率或信道带宽的情况下充分利用传输中的多径信号能量，以提高系统的接收性能[3,4]。

分集接收基本原理即在若干个支路上接收相互间相关性很小的载有同一消息的信号，然后通过合并技术再将各个支路信号合并输出，那么便可在接收终端上大大降低深衰落的概率。相应地还需要采用分集接收技术减轻衰落的影响，以获得分集增益，提高接收灵敏度[5]。

本文采用空间分集的方式，依据是相距间隔达到一定程度时不同接收地点收到信号的衰落具有独立性。当多个接收支路的间隔在 0.6 个波长以上接收的信号具有较好的独立性。当多个接收支路的间隔在 0.6 个波长以上接收的信号具有较好的独立性。 Ｓ模式应答信号载频的波长大约为 0.3 ｍ，架设在同一支架上 的两幅接收天线之间的间距可以满足信号独立到达的条件。当 满足信号接收独立的条件下到达信号在某副天线处有较深的 衰落时而在另一副天线处有可能却保持着较强的信号，这为 本文基于空间分集的双通道融合纠错提供了可能。根据Ｓ模 式应答信号的调制特点选择在基带上进行双通道的接收解码及融合纠错 [6,7]。

2 双通道数据对齐及融合纠错方案设计与实现

2.1 双通道系统方案设计

双通道接收是指在射频接收模块增加一路通道，在同一支架上安装两副接收天线，他们的距离只要达到独立信号的条件即可。然后将两路信号同时接入射频模块（无线接收模块），经过降频以后将两路中频信号接入编 / 解码板中。其主要工作是如何在解码板中进行信号提取、对齐处理以及最后的融合纠错并且单路输出最终将数据在上位机上显示。具体结构如图 1 所示。

2.2 数据位提取和置信度分析

1090ES 信号格式，其脉位调制信号由前同步脉冲和数据脉冲组成，如图 2、图 3 所示。前同步脉冲由起始的 8 μs 内两组 0.5 μs 宽的脉冲对组成。数据脉冲是脉位调制的，其脉位位置随调制信息的二进制数而变化，所有脉冲幅度和宽度不变。此处我们根据能量对每位数据进行曼彻斯特解码解码； 本文引入置信度的概念，即每位数据位解析后数据可靠性评估，根据实验统计分析，将置信度比较门限值设为包头参考功率的十六分之九（ref_Pmin_16f9），具体的数据位及置信度的提取算法如下，分别对每一个通道执行 [8,9]。

(1) 在 25MHz时钟采样频率下，每位数据包含 25个采样点，采用曼彻斯特解码，2～12个采样值能量之和为曼彻斯特前一个 chip_A，13～25采样值之和为后一个 chip_B。如果 chip_A - chip_B > 0，则该数据位为1，相反则为 0。

(2) 如果 chip_A – chip_B > ref_Pmin_16f9，则置信度为1，否则为 0。

(3) 记录功率差 chip_A – chip_B的值。

2.3 双路数据同步技术

多路数字信号的传输过程中，由于信号折射、反射等， 传输路径长短的不同，造成信号延迟的差异。因此存在对多路数据对齐的问题。根据S模式应答信号的调制特点，选择在基带上对多路径的数据信号进行对齐处理，在此基础上进行后续数据融合纠错处理[10]。

(1) 在接收到数据解码完成信号以后，对于每个通道，产生一个对齐脉冲，直至下个数据解码完成时为止。

(2) 对两个对齐脉冲相与处理，并且启动计数器，记到112 为止。生成同步脉冲。

(3) 在同步信号同步下，两路信号同步输出。

2.4 双路数据融合纠错算法

检测到同步信号，解码板对两个通道的基带信号的融合纠错以一个Bit 为单位进行，各自分别融合纠错，形成第三路数据。具体算法步骤如下：

（1）根据前面解码的到的两路数据以及其各自的置信度和功率差，如果 Bit_A = Bit_B，则该 Bit 为即为当前数据 ；

（2）若 Bit_A != Bit_B，则比较置信度，取置信度高的那 个通道当前的数值 ；

（3）如果置信度相等，则根据该该数据为曼彻斯特解码 时的功率差作比较，接收功率差较大的解码值为当前位的数 值 ；

（4）通过（1）（2）（3）步将通道一于通道二的解码值融 合为第三路数据，并在融合过程中基于置信度和功率差做了 纠错处理。

但是实际实验中，由于两通道接收到的信号幅度不同， 并不是所有数据在两通道内都存在，有不少数据只在一个通 道内存在。因此算法做如下修改 ：

 ①若只存在一路数据，则直接输出该路数据。

 ②如果两路数据同时存在，则根据上述（1）、（2）、（3）、（4） 步骤处理。

 通过上述步骤已完成数据的融合和纠错，将上述得到的 第三路数据进过 CRC 校验以后输出做后续处理。

3 双通道数据对齐及融合纠错仿真与验证

FPGA Verilog HDL 语言实 现 第 2 章所 述 算 法， 通 过 Modelsim SE 6.5 对于算法进行仿真，实现双通道数据解码，并 将程序运用在自主研发的 ADS_B 接收机中，较单通道接收可 以直观地从上位机显示界面上看出飞机数量和帧接收速率增 加。以下 Modelsim 仿真数据源都来自于接收机实际收到数据。

以直观地从上位机显示界面上看出飞机数量和帧接收速率增加。以下 Modelsim 仿真数据源都来自于接收机实际收到数据。

图 4 双路数据提取与置信度

图 5 双路数据同步处理与数据融合纠错

如图 4 所示，分别对每路数据的各数据位进行能量叠加， 依据能量值进行曼彻斯特解码，同时提取每一 bit 位的置信度与功率差直至帧尾，同时输出各路数据、置信度和功率差。将图 4 黄线处数据放大，得到图 5 所示，此图显示的是数据经过同步处理以后，根据第二章所述融合处理过，得到最终的第三路融合数据。通过图 5可知，超前通路的信号前部有重复现象。针对这一问题，在融合过程中采用112位输出寄存器代替 1 位输出寄存器输出数据，可以解决融合数据重复问题。虽然在融合过程中重复部分也进行了融合比较，存入输出寄存器高几位，但是随后检测到同步信号以后，输出寄存器的高几位重新被覆盖，进而解决超前信号输出重复问题。

图 6、图 7 分别为重触发情况下双路数据处理、只有单路数据时的数据处理结果仿真。

Modelsim 仿真成功以后，建立 Quartus II 工程，将程序 下载到自主研发的 ADS_B 接收机中，运用 Quartus II 中自带 SIgnalTap 进行在线仿真，图 8 可看出数据融合纠错成功完成。

通过上位机监控管理软件可以看出，图 9 为单通道数据 解码处理后显示，图 10 为双通道数据解码融合纠错处理后的 显示结果。比较可以看出，不管是飞机数量、显示范围还是解 码率，双通道数据解码融合纠错后，信号的质量都有所增加。

4 结 语

本文对 1 090 MHz ADS_B 信号的 FPGA 多通道数据解 码技术进行了研究，对多通道数据解码技术的的实现原理进 行阐述，证明了实现的可能性 ；然后以双通道为例，进行了 方案的设计，对其中的关键算法（数据位提取和置信度、双通 道对齐、融合纠错）进行了深入分析与实现，并且在研制出样 机的基础上进行实际实验，成功实现双通道数据的解码技术， 并对结果进行分析。利用双通道解码及融合纠错技术，可以 增加空域覆盖范围，达到提高解码质量的结果。