激光成像探测时序控制设计与实现
扫描二维码
随时随地手机看文章
引言
激光主动成像技术由于其分辨率高、抗干扰能力强、可进行测距、测速等技术特点,已成为激光制导技术的发展趋势,国内外均开展了大量的研究工作。激光主动成像系统中,时序控制系统是重要组成部分。国外典型的激光主动成像系统如美国的通用激光导引头(CLAS)中,激光雷达电子装置是主要组件之一,其功能是生成、检测、测量接收到的全部激光脉冲,负责启动激光器、提取目标峰值强度和距离信息,支持多脉冲逻辑,所起的作用就是激光成像探测时序控制。国内也正在对激光成像导引头开展研制,探测系统时序控制也是正在研究的关键技术之一。
1时序控制工作原理
系统上电后,待激光器准备完成,根据一定的重复频率控制激光器发射激光窄脉冲。光学系统接收目标反射信号,经探测器光电转换后,提取表示距离信息的数字脉冲信号,完成多通道目标测距,同时将窄脉冲信号峰值保持并采集处理。单脉冲数据处理完成后,继续发射激光,以一定的帧频完成目标图像的采集。激光成像系统主要处理目标的三维距离像和强度像,因此,目标测距与信号幅值采集是时序控制的核心。
1.1激光测距原理
激光测距分为脉冲激光测距和连续波相位测距两类叫
脉冲激光测距是通过测量激光器发射的主波和被测目标反射的回波之间的时间差,即光往返一次所需的时间来计算目标距离的。
已知光在空间的传播速度为c,光往返一次所需的时间为△"则被测目标的距离:
连续波相位测距通过测量发射的调制激光光束和接收的目标回波的相位差来获得目标的距离。连续波相位测距可以在近距获得较高的测距精度(mm量级),但和脉冲激光测距相比,存在测距时间长、作用距离近等缺点,不适用于实时性要求高、作用距离远的精确制导武器系统,因此,本系统采用了脉冲激光测距机制。
1.2激光强度像提取原理
激光器发送的激光为窄脉冲,脉宽为纳秒量级,要提取到有效的激光强度信息,需要将峰值不失真的提取出来。
在工程应用中,提取信号峰值可采用高速信号采集和峰值保持电路两种模式实现。面阵激光探测系统若采用高速信号采集电路将带来系统过于庞大、复杂的问题,不适用于对体积有较高要求的应用场合,因此,采用了峰值保持电路模式。
2硬件设计
2.1测距电路设计
多通道测距电路通过对阵列探测器每个象元输出进行精确计时来完成目标测距。对测距系统的要求主要有精度高、通道多、测量范围大等,为此,选用了专用的时间测量芯片德国ACAM公司的TDC-GPX时间芯片,其接口如图1所示。
该芯片共有四种工作模式:I-模式、G-模式、R-模式和M-模式。其中I-模式最适用于多路测距系统,其主要技术指标如下:
测量通道最多,8通道独立测量,满足多路测距要求;
测量范围最广,应用内部start再触发,可达无限测量范围,满足远距探测要求;
单通道时间测量精度达81ps,对应距离误差为0.012m,可满足成像距离精度要求。
为克服温度、电压变化对精度的影响,芯片设计工作在精度可调模式下,芯片精度被非常精确的通过锁相环电路(PLL)稳定下来,精度被固定在一个可调整的数值上,其精度如下:
式中,Tref为输入时钟周期,硬件设计为40MHz时钟,TrCf为25ns;refclkdiv和hsdiv为需要向TDC-GPX写入的寄存器值,refclkdiv设定为7,hsdiv设定为182,则测距芯片精度计算值为81.4ps。
需要多片测距芯片来实现多路测距,若单独由主控制器控制,将使I/O管脚数目非常庞大,为此,将多片芯片的地址线和数据线复用,主控制器根据时序,循环向各个芯片写控制命令,并从各芯片的FIFO中依次读取时间信息。
2.2模拟信号采集电路设计
成像系统需要提取多路目标强度信号,受体积限制,不能对多路信号通过多路AD进行直接采集,为简化系统,选择型号为LTC1391的8通道模拟信号多路选择器,将多路模拟信号输入到一个多路选择器后,FPGA控制多路选择器按时序选择输出模拟信号,实现小型化。FPGA通过SPI口控制多路选择器输出,其时序如图2所示。
AD选用TI公司的ADS8364,该芯片有16位数据位,6路输入通道,最高转换速率250kHz。FPGA控制AD的时序,采集多路选择器的输出。
2.3FPGA电路设计
时序控制的主要特点如下:
多任务、多路时序实时处理;
I/O管脚多;
并行控制、并行数据处理;
不需要进行复杂数据运算。
这些特点决定了选择FPGA作为主处理芯片是合理的方案。根据系统规模,选用Spartan-6系列的FPGA,XC6SLX150T,其内部具有15万个逻辑单元,23038个Slices,4824Kb的BlockRAM单元,296个可配置I/O管脚。2.4时序控制硬件电路
根据以上主要部分的设计,时序控制硬件电路主要由FPGA、FLASH、接口电路、多片多通道选择器、多片AD芯片、多片时间测量芯片及电源电路组成。为适应小型化的要求,通过FPGA时序设计,各芯片分时协调工作,提高芯片及管脚复用率,集成度较高,系统框图如图3所示。
3FPGA实现
3.1FPGA顶层设计
FPGA使用verilog语言编写,模块化设计,整个工程分为如图4所示的11个子模块。
3.2测距模块设计
作为实现目标测距的芯片,测距模块的控制是整个FPGA工程设计的关键环节。TDC-GPX通过FPGA控制读、写时序来完成寄存器配置、数据读取的。写时序如图5所示,读时序如图6所示。
3.3多路选择器模块
多路选择器通过SPI口进行控制,三根控制线分别为片选信号CLK、数据线DIN、片选信号CS。设计时序仿真如图7所示。
当选择多路选择器工作时,EN一直为1,B[2:0]代表选择0〜7通道。
4实验验证
时序控制设计完成了硬件电路设计装调,完成了FPGA程序设计、调试,完成了与激光成像探测系统的联试,试验结果表明,时序控制组件完成了激光成像探测系统的时序控制,有效控制了激光器输出,完成了多路测距功能,完成了目标反射信号的提取功能。
在实验室内对多路测距功能的测试,测试结果的标准偏差(1。)值为0.25m,可以达到设计要求。
5结语
本文设计的时序控制系统,能完成激光主动成像探测系统的时序控制,采用脉冲激光测距方式完成了多通道测距,采用分时多路采集方式完成了目标强度信号的提取,系统集成度高,实验结果表明,指标达到了设计要求,可作为激光主动成像探测系统的通用组件,具有较强的通用性;设计灵活,硬件备用接口充裕,可更新换代,以满足更高重频、更远作用距离的激光主动成像导引头的技术需求。
20211121_619a3c29c0f12__激光成像探测时序控制设计与实现