Astera Labs 推出业界首个 CXL™ 2.0 Memory Accelerator SoC Platform

中国，北京 - 2021年11月23日-智能系统连接解决方案的先驱 Astera Labs 今日宣布为 Compute Express Link (CXL) 1.1/2.0 互连推出全新 Leo Memory Accelerator Platform，该平台可为处理器、工作负载加速器和智能 I/O 设备实现强大的分解内存池化和扩展。Leo 解决了处理器的内存带宽瓶颈和容量限制，同时提供了对大规模企业和云服务器部署来说至关重要的内置机群管理(Fleet Management)和深度诊断功能。

Astera labs 首席执行官 Jitendra Mohan 表示：“CXL 是超大规模数据中心的真正颠覆者，提供内存扩展和池化功能，可为以数据为中心的可组合计算基础架构新时代提供支持。我们与领先的处理器供应商、系统 OEM 和战略云客户同步开发了 Leo SoC 平台，以推出下一代内存互连解决方案。”

CXL 是一个基础标准，并已证实是实现云端人工智能愿景的关键推动因素。Astera Labs 为这项激动人心的技术做出了骄人贡献，并且正在与业界主要领导者合作开发 CXL 技术，以加快强大生态系统的开发和部署。

Intel 技术计划总监 Jim Pappas 表示：“CXL 的推出为在 CPU 与加速器之间建立统一且连贯的内存空间奠定了重要能力基础，这一创新将彻底改变未来几年数据中心服务器架构的构建方式。Astera Labs 的 Leo CXL Memory Accelerator Platform 是 Intel 生态系统在主机与附属设备之间实现共享内存空间的一个重要推动因素。”

作为业界首个实施 CXL.memory (CXL.mem) 协议的 CXL SoC 解决方案，Leo CXL Memory Accelerator Platform 支持 CPU 访问并管理 CXL 附加的 DRAM 和持久内存，从而能够在不影响性能的情况下大规模高效利用集中式内存资源。

AMD 客户兼容性总监 Michael Hall 表示：“AMD 认识到 CXL 为异构计算带来的巨大价值，可通过资源分解来满足行业对增加计算容量和加快数据处理的需求。像 Astera Labs 的 Leo Memory Accelerator Platform 之类的解决方案对于在 AMD 处理器、加速器和内存扩展之间实现更紧密的耦合来说至关重要。”

由 IC 和硬件组成的 Leo Platform 将整体内存带宽提高了 32 GT/s/Lane，容量提高多达 2TB，同时保持超低延迟，并提供服务器级别的 RAS 功能，以实现强大而可靠的云规模操作。

Arm 战略细分市场高级总监 John DaCosta 表示:“为了继续推动异构计算的快速增长，我们需要消除一些障碍，比如跨一般企业、超大规模企业、存储和加速器应用来扩展内存和实现高速互连的成本。Arm 认为 CXL 是该领域的重要推动力，Astera Labs 的新平台有助于利用基于 Arm® 的技术来解决云和边缘计算数据中心的这些需求。”

Astera Labs 凭借其无与伦比的 CXL 连接专业知识以及对无缝生态系统互操作性的关注，继续推动下一波超大规模的数据中心创新。

CXL Consortium 总裁 Barry McAuliffe 表示:“Astera Labs 一直是 CXL Consortium 的重要成员，在实现异构计算架构的连接方面贡献了自己的专长。我们很高兴看到 Astera Labs 推出其首个 CXL 内存扩展和池化解决方案，为快速扩展的 CXL 生态系统提供支持。”

基于在 Aries CXL Smart Retimers 上取得的成功，Leo CXL Memory Accelerator Platform 扩展了 Astera Labs 的解决方案系列，释放了 CXL 互连的真正潜力。公司的突破性解决方案组合现在包含多个优秀产品系列，可为基于复杂异构计算架构和可组合分解拓扑并以数据为中心的现代系统建立连接。