集成电路设计与集成系统

数字集成电路与系统设计简介

本课程包含逻辑设计与FPGA实现，后端设计与ASIC实现(研究生阶段课程)

在本阶段我们会学到：

VLSI设计与EDA技术

FPGA

硬件描述语言

组合逻辑与运算电路

时序逻辑与状态机

验证与仿真测试

等一系列相关知识

注：VLSI(指超大规模集成电路)

集成电路发展历程

集成电路(Integrated Circuit)

是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构

发展历史：

1947年Shockley等人发明了晶体管(第一只晶体管为锗基)

集成电路产业链分工：

设计 制造 封装 测试

集成电路产业的几种模式及相关企业

IDM(Integerated Device Manufature)——

集芯片设计，芯片制造，芯片封装和测试等多个产业链环节于一身

早期多数集成电路企业采用的模式

目前仅有极少数企业能够维持

优势：

设计，制造等环节协同优化，有利于充分发掘技术潜力;能有条件率先试验并推出新的半导体技术

劣势：

公司规模庞大，管理成本较高;运营费用较高，资本回报率偏低

此类型的企业有：三星，德州仪器(TI)

Foundary(代工厂)——

只负责生产，封装或测试环节中的一个或几个

不负责芯片设计

可以同时为不同的设计公司提供服务，但受制于公司间的竞争关系

优势：

不承担由于设厂调研不准，产品设计缺陷等决策风险;为不同的公司服务，利润相对稳定

劣势：

投资规模较大，维持生产线正常运作费用较高

需要持续投入维持工艺水平，一旦落后追单难度较大

此类型企业有：SMIC， UMC ，Global Foundary

Fabless(无工厂芯片供应商)——

只负责设计芯片并销售

将生产，测试，封装环节外包

优势：

资产较轻，初始投资规模较小，创业难度相对较小;企业运行费用较低，转型相对灵活

劣势：

与IDM相比无法与工艺协同优化，因此难以完成指标严苛的设计;与Foundary相比需要承担各种市场风险，一旦失误后果很严重

此类型的企业：高通，联发科，博通等

ARM(芯片设计服务提供商)

不设计芯片

为芯片设计公司提供软件，IP核以及咨询服务等

优势：

初始投资小，风险小

劣势：

市场规模较小，易形成垄断;技术门槛较高，技术积累时间较长

此类型的企业：ARM，Imaginnatin，Synopsys等

数字集成电路的分类

注：ASIC即定制集成电路，是按照用户需要而专门设计制作的集成电路

全定制集成电路：

是按照预期功能和技术指标而专门设计制成的集成电路，制造周期长，成本高，制成后不易修改，但性能比较理想，芯片面积小，集成度高

半定制集成电路：

半定制集成电路的设计分为基于标准单元的设计方法和基于门阵列的设计方法。

基于标准单元的设计方法是：将预先设计好的、称为标准单元的逻辑单元，如与门、或门、多路开关、触发器等，按照某种特定的规则排列，与预先设计好的大型单元一起组成ASIC。

基于标准单元的ASIC又称为CBIC(Cell based IC)

基于门阵列的设计方法是：在预先制定的具有晶体管阵列的基片或母片上通过掩膜互连的方法完成专用集成电路设计。

数字集成电路与系统的演进过程

芯片结构 设计方法

多芯片(多模组) 图形化设计

专用芯片+处理器 硬件描述语言

片上系统 IP核重用

集成微系统 待发展

片上系统(SoC——System of Chip)

定义：嵌入了一个或多个处理器的ASIC

意义：支持IP核复用

FPGA

逻辑电路的实现形式：

逻辑电路图

逻辑表达式

真值表

(这三种表达形式在逻辑上完全等价)

FPGA内部结构详细内容

(可到各公司官网查找相关资料)

FPGA设计工具

前段仿真与验证工具：

Modelsim

VSC

NC等

综合，时序分析及实现：

QuartusII (Altera)

ISE/Vivado(Xilinx)

Synplify

Diamond

source：电子科技大学-黄乐天-《数字集成电路与系统设计》