一种抗干扰GPS智能天线系统的设计

1 引言

近年来，在导航、制导、精密测量、精密授时方面，GPS得到了非常广泛的应用。但大多数情况下，接收机依赖于卫星发射的射频信号来工作，GPS接收信号功率低，因此易受射频干扰的影响，这些射频干扰可能是宽带的、窄带的、无意的或有意的。很多学者针对该问题进行研究，提出许多方法，其中智能天线技术具有较强的抗干扰能力，已成为新一代GPS抗干扰发展方向之一。本文在已有的GPS接收机基础上，以改善接收机接收有用信号信噪比、提高抗干扰性能为主要目标，提出一种基于智能天线技术的GPS抗干扰系统，并进行硬件实现。

2 智能天线原理

智能天线的基本原理是依据接收准则自动的调节天线阵元的幅度和相位加权，以达到最好的接收效果。图1是智能天线系统框图，信号s(t)经天线接收，然后与权矢量w相乘，以调整各通道接收信号的相位和幅度，最后对加权信号后的信号求和，得到阵列输出y(t)，其中信号s(t)和权矢量w是复数。

图1 智能天线系统原理

智能天线阵元排列方式有多种，主要有线阵、方阵、圆阵等。本系统采用了圆阵。圆阵是指M个相同的全向阵元在半径为R的圆周上等间隔排列的天线阵，如图2所示。

图2 圆形天线阵示意图

阵列的第m个阵元与第0个阵元的角度为

.设信号入射和第0个阵元的夹角为 ，如果以圆心作为相位参考基准，则在某时刻圆心和第m个阵元接收到的信号的复包络之间的相位差为

则来自 的信号响应可写成：

其中 为包含波达方向角信息的权值分量，且 ，为使 最大则有

可通过调整复权值w的相位以满足该条件，从而形成相应方向的波束。这种圆形波束形成天线可以在 范围形成任意方向的波束，这是线阵无法是实现的，所以本系统采用了圆阵天线。

3 系统设计分析

本系统开发时在自行设计的天线阵、射频前端、上变频器以及已有的GPS接收机基础上，根据软件无线电的思想，重点设计了高速AD采集部分，多波束形成器，以及数字上变频器部分，在前端将中频信号数字化，之后经数字下变频至基带，在基带对信号完成数字波束赋形和幅相加权，然后对基带数据进行数字正交调制，最后数字上变频至中频信号转成模拟信号，输出到混频器接GPS接收机。本节从以下几个方面分别介绍：

3.1 高速AD采集设计

对于一个采集系统而言，首先根据输入中频决定采用过采样(over-converter)还是欠采样(under- converter)。所谓过采样，指依据奈奎斯特(Nyquist)定理，输入信号x(t)的频带在(0,fH)内，只要采样速率fS

2fH，那么就能从采样信号中恢复原信号x(t)。所谓欠采样技术就是对于带通信号(频率范围：fL2fH/K≤fS≤(2fH)/(K-1)其中K为整数，2≤K≤fH/(fH-fL)且fH-fL≤fL，此时信号频谱不会发生混叠。这对于减小运算量很有好处。

根据理论上的ADC的信噪比SNR计算公式：SNR=6.02N+1.7dB+10log10(fS/2fB)可知：抽样速率每增加一倍，信噪比大约可提高3dB。因此，采样速率应尽量高一些。结合本系统的中频频率为70MHz，信号带宽2MHz，我们采用了AD公司的AD9248，采样频率为40MHz，对于中频载波是欠采样，对于信号是过采样。

AD9248是ADI公司推出的14位双通道数模转换芯片，速度可达65MSPS，每通道功耗仅300 mW，内置两个采样保持放大器和一个基准源，采用一个多级的带有输出错误纠正逻辑的差分流水线结构，从而提供14位高精度的量化输出，其奈奎斯特频率的信噪比(SNR)高达71.6dBc。该芯片将高速率、高分辨率和小封装的独特结合，与单通道AD相比，能够节省多达40%的印制电路板(PCB)面积，因此非常适合本系统高速多通道ADC的应用。

3.2 数字下变频及基带数据与权值的复乘

中频信号经AD数字化后，需将中频信号搬移至基带得到I、Q数据，然后进行抽取，滤波完成信号提取。因此，数字下变频器由本地振荡器(NCO)、混频器、抽取滤波器和低通滤波器组成，如图3所示。

图3 数字下变频器[!--empirenews.page--]

在本系统中这些功能由第一级的两片FPGA(超大规模可编程逻辑电路)来完成，每片FPGA控制AD采集四路数据，然后与70MHz数字混频，经数字低通滤波一路作为第二级FPGA的输入，另一路10倍抽取后送入存储单元，作为DSP形成权值样本。

由于下变频得到的基带数据为复数，而权值也是复数，所以基带数据与权值的相乘为复乘。复乘实际上由4个实数乘和2个复数加组成。根据系统设计要求，系统有8路数据，数据时钟为40MHz，在这么短时间里既要完成复乘又要完成数据的输入输出还要实现和其他单元的通信，对于DSP很难实现实时处理，考虑到多路，故这部分功能也采用FPGA实现，其将第一级产生的8路32位数字信号进行复乘相加，其结果作为上变频器的输入。本系统FPGA采用ALTERA公司的StratixII EP2S90，其具有90960个等效逻辑元件(LE)，内嵌高速DSP模块(最快能达到370MHz)，实现了专门的乘法、乘加运算及有限脉冲响应(FIR)滤波器，且内部集成有4.5Mbit的RAM，支持高速外部存储器，与第一代StratixI相比，StratixII器件的逻辑密度是前者的2倍，速度也快了50%。由于在其内部八个模块可并行执行，因此保证了系统高速运行。

3.3 权值计算

权值的计算是GPS抗干扰智能天线算法的核心。本系统的权值由DSP完成自适应算法得到。因自适应算法的运算量很大，系统又要求较高的精度，因此我们选用了TI公司TMS32C6711 DSP[5]。这是一款高性能的浮点DSP，主频为150MHz。该处理器具有以下特点：⑴32个32位字长的通用寄存器以及8个独立的功能单元：4个浮点/定点ALU, 2个定点ALU以及2个浮点/定点乘法器，在单指令周期下最多可同时执行8条32位指令，利于算法并行实现;⑵该器件内部集成8k字节的程序与数据缓存L1以及64K字节的L2缓存，可实现多变量的缓存;⑶该器件提供16个独立通道的增强型DMA 控制器，以后台方式进行数据存取，有利于CPU集中于算法运算;⑷一个32位的外部存储器接口(EMIF)，可实现总线方式对采样数据以及权值数据的读写;⑸一个16位的主机端口及两个多通道缓冲串行端口(McBSP)，用于控制外围器件;⑹其开发环境CCS2.2具有高效的C编译器，且有免费库文件调用，可用C语言开发高效算法。

3.4 数字上变频至中频

由于要将得到的加权值还原成原来中频射频信号再进入GPS接收机，所以FPGA加权完之后需将基带信号正交调制到中频载波上去，在数字域完成调制和混频。本系统采用数字上变频器AD9857来完成该功能。AD9857是Analog Devices公司一种单片混合信号的14位积分数字上变频器，采样速率为200MSPS，集成时钟倍频、14位DAC、数字滤波器、直接数字频率合成器(DDS)、用户可编程等功能，可产生直流到80MHz的数字输出和80dB窄带的无杂散信号动态范围，可通过SPI口与DSP通信。

3.5 USB测试通道

为监测系统中各模块数据是否正确，本系统中特别设计了USB测试通道，采用了Cypress公司的USB2.0接口单片机CY7C68013芯片，可通过总线将各模块数据读出高速送至计算机端软件，便于系统的分步调试分析。分析了以上各问题后，我们基于DSP技术、FPGA技术、USB技术、软件无线电技术设计了一个GPS智能天线接收系统。

4 基于FPGA+DSP的GPS智能天线系统

GPS智能天线接收系统如图4所示，它由八路接收天线、射频模块，高速AD、多波束形成器、数字上变频器构成以及通用GPS接收机组成。天线阵每个天线单元接受下来的射频信号，经射频模块混频，得到模拟中频信号，经AD9248采样，在第一级FPGA中完成数字下变频、抽取、滤波后得到16位的I、Q基带数据与DSP送入的权值相乘送入第二级FPGA，在第二级FPGA中完成八路数据的加权，得到的加权数据取14bit后，由AD9857内插滤波正交调制后经其内部DA变成模拟中频信号，送后端混频器接GPS接收机进行解算，同时计算机端还可通过USB2.0接口申请各模块数据，通过计算机端进行分析调试。

图4 系统硬件框图

权值的计算由DSP完成。首先DSP向FPGA在内置双口RAM中缓存512个原始数据，存满后FPGA通知DSP读出进行算法运算，DSP运算完后再将权值写回FPGA的权值控制寄存器，然后再请求数据，依次循环。此外DSP还通过SPI方式与AD9857进行通信，设置AD9857的初始寄存器状态，控制其输出上变频后的模拟中频信号。根据系统模型，设计的硬件平台如图5所示，采用了18层FR4结构的PCB。

图5 硬件平台实物图

5 结论

本文给出了GPS智能天线系统的原理以及系统结构，在分析了各模块的基础上进行了系统设计，实现了基于DSP技术、FPGA技术、USB技术、软件无线电技术的硬件平台。本系统在FPGA中完成数字下变频并通过总线方式与DSP进行通信，相对于基带采样的GPS接收机结构采用了更少的硬件元件，保留了天线获得的各个阵列信号所包含的全部信息，同时将大部分的功能通过软件编程的方法实现，增加了系统处理的灵活性和可重复性。目前，本系统已调试通过，并在该平台上实现了自行提出的一种新型RLS算法，取得了良好的效果。