射频电路集成度应对多模手机设计挑战

为满足下一代蜂窝电话设计对更多特性、多模式及工作频率的需求，工程师们必须寻找提高射频前端集成度的途径。通过采用CMOS工艺的最新集成方案，他们找到了应对这一挑战的答案。

消费者对更小、更便宜手机和手持式设备中实现更多功能以及高速无线数据业务与多重无线电技术(多模式)需求，正推动移动电话市场的增长。在2.5G网络(GPRS及CDMA 1xRTT)与3G网络(UMTS/W-CDMA及cdma2000)的进展使高速无线数据业务成为可能的同时，通过采用适当的硅工艺以及集成射频收发器等关键构建模块则可减少手机及手持式设备的尺寸及成本。

图1：多模式平台中常见独立无线子系统。

手机制造商整合多种技术来向特定市场提供他们认为销售最佳的解决方案。例如，支持GSM、GPRS、EDGE及W-CDMA的手机使用户能用一种设备来接入多个高速网络，这也是多模式技术最基本的应用模式。而GPS、蓝牙及无WLAN则是蜂窝电话及手持式设备中可能使用的其他常见无线功能。

今天的大多数多模式平台在同一平台上构建有多个独立无线子系统，如图1所示。例如，支持GSM、W-CDMA、蓝牙及GPS的多模式手机可能以GSM/W-CDMA基带、应用处理器、电源管理IC、存储器IC、GSM射频收发器、构成W-CDMA收发器的分立元件、单芯片蓝牙系统、双芯片GPS子系统以及多模式射频前端与无源器件等来构造，以支持各种无线功能。

在这种手机例子中，单芯片蓝牙及双芯片GPS芯片组与应用处理器相连，而其各自的驱动程序则被嵌入至控制整个平台工作的操作系统中。此外，由于它们为独立的“单机”系统，故蓝牙与GPS子系统可在由手机建立的网络通话中并行工作。

尽管多种无线功能的“系统级”集成对于某些应用来说很有意义，但这并不能获得一种针对最低成本或最小外形尺寸手机进行优化的解决方案。多模式功能的最终集成是在射频前端、基带及收发器等元件级上进行。

集成射频前端系统

基于GSM标准并工作于时分双工基础上的蜂窝电话，使其射频前端系统仅需以开关来实现。最简单的GSM手机以单频段模式工作，且仅需要一个单刀双掷开关、一个接收器滤波器与匹配网络及一个功放。不过，当今市场对更多功能手机的需求对GSM手机提出了能支持多达4个频段的要求。因此，四频段GSM手机可能含有多达4个发射通道及4个接收通道。

发射通道至少需要有两个功放：一个用于GSM850与GSM900频段、另一个用于DCS-1800及PCS-1900频段。若再加上接收通道所需的滤波器及无源器件，则一共有6个通道，从而增加了设计复杂性及器件数量。

在将诸如802.11b WLAN等第二个无线系统添加到同一平台上以构成多模设备时，既能提供更多功能又不增加设计复杂性或器件成本的挑战是多方面的。由于GSM及802.11b工作于不同频段，故其前端器件不能共用，因此两种模式都要求在PCB板上拥有一组自己的功率放大器(PA)、开关网络、接收器匹配电路及滤波器。对于这些前端功能的实现，其最佳方法是采用预集成模块与封装。

以包含功率放大器及功率控制逻辑功能的多芯片模块为形式的PA模块，已经用于多频段手机及多模式802.11a/g WLAN应用中。同样，包含开关网络及接收滤波器的射频前端模块也已经可获得。将来，只要市场需要也可能会有整合了蜂窝与WLAN的射频前端子系统。

基带分割

今天的许多蜂窝基带芯片均为高度集成的CMOS系统级芯片(SoC)，且要么是一块芯片同时具有数字与模拟功能，要么是模拟与数字基带各一块芯片。在这两种方案之间进行选择受到多种因素的影响，包括未来的集成方案。

双芯片方案是最有竞争力的集成方式，因为模拟基带功能与构成数字基带的“纯”数字电路相互隔离。采用这种方式，数字基带可遵照摩尔定律缩小到越来越小的CMOS几何尺寸，而这是模拟电路难以实现的。

此分割方案的另一项优势是，可在其中一块SoC中集成其他数字CMOS平台器件(如应用处理器、图像处理器及存储器等)。随着数字射频接口的出现，如目前DigRF标准组织所定义的接口等，模拟电路可能完全在基带中消失。这种方法提倡在无线电与蜂窝基带之间定义一个标准高速数字串行接口。

WLAN供应商在其JEDEC61组织定义标准串行接口时也在进行类似的努力。一旦数字串行接口标准化，蜂窝基带功能即能更经济高效地与补充数字功能或其他模式的无线基带电路进行集成。

用CMOS实现射频收发器集成

尽管通过封装或模块技术以及将基带功能与平台上其他数字功能进行集成可整合射频前端系统，但开发一种高度集成的多频段/多模式收发器仍是一项极具挑战的工作。射频设计所取得的最新进展使得有可能用CMOS工艺来制造单芯片多频段GSM/GPRS收发器，而且还不用牺牲性能。但用CMOS工艺来制造蜂窝多模式射频/混合信号IC甚至更具挑战，要求采用全新的电路架构与技术，以及先进的设计技能。

其关键挑战是将射频发射器及接收器电路与频率合成器、振荡器及滤波器等进行集成，同时支持多个无线模式与频段。例如，虽然可将收发器设计成支持GMSK、8-PSK、W-CDMA及高速数据分组接入(HSDPA)模式，但还需要支持从GSM 850MHz频段至具有各种信道带宽的UMTS 2GHz以上频段的多个频段。

此外，多模蜂窝收发器还必须满足严格的性能指标——优于-102dBm的灵敏度以及用于GSM/GPRS发射屏蔽的4dB余量。故设计者必须极为仔细地选择可优化设计性/价比的最佳硅技术与收发器架构。

图2：单芯片、四频段GSM/GPRS收发器设计框图。

对于多模集成来说，CMOS不失为一种理想的工艺技术，因为它能在单个芯片上有效地实现数字信号处理与射频/混合信号电路。CMOS收发器可利用摩尔定律带来的更低成本及更高性能的优势，而这是BiCMOS或SiGe工艺所不能提供的。

CMOS收发器可提供能与BiCMOS器件相比拟的IC性能及功能，与其他数字CMOS产品相比，它们还能提供更低的器件成本、更低的功耗及更高的生产稳定性。许多商用GSM/GPRS、WLAN或蓝牙CMOS收发器都证明了用于大批量无线收发器产品生产的CMOS工艺的生命力。

低中频或零中频(ZIF)架构是最适合用CMOS工艺来集成的收发器架构。因为在这两种情况下，接收器与发射器链被设计成无需外部声表面波(SAW)滤波器，而这能提供高水平的集成并减少平台的材料费。

这两种架构还能省去片上多个混频器及振荡器，因为它们将输入高频信号直接转换为低中频或零中频基带信号。另外，多模式工作也容易实现，因为这些架构可采用片上可编程滤波器结构来提供各种信道带宽。

由于与CMOS有关的1/f噪声问题以及与零中频及低中频有关的DC偏移问题，基于低中频或零中频架构来设计蜂窝收发器并非是一项简单的工作。设计者必须仔细：

1. 将1/f噪声的影响减至最小;

2. 设计LNA及混频器等低噪声射频前端功能;

3. 减少集成振荡器的相位噪声;

4. 提供高质量的片上频率发生等。

一种解决方案便是开发一种可容忍大量数字噪声的全新架构。此架构通常设计先进的射频/混合信号电路设计以及可执行片上数字校准与补偿模拟的非理想性的创新DSP技术。

多模式支持

选择合适的收发器架构后，RFIC设计工程师即必须决定如何通过共用片上资源来支持多工作模式及多个频段。一些功能天生就更适合某种特定架构。

例如，尽管能以更简单的零中频设计来实现W-CDMA，但低中频接收器结构可能更适合GSM/GPRS，因为它能提供更窄的信道带宽。但由于双模GSM/GPRS与WCDMA设计都使用2 GHz范围内的频段，故它们有可能共用频率合成器及滤波器。

对整合多种无线标准以并行工作的要求也促使人们做出是否共用一些构建模块的决策。并行收发器工作常常会增加单芯片收发器设计中的裸片尺寸，并带来极大的绝缘挑战。

整合广泛的DSP技术、共用功能模块以及用CMOS工艺来实现零中频或低中频架构等，是一种成功且具成本效益的设计所需的最基本元素。由此所得设计良好的单芯片多模式CMOS收发器将使蜂窝手机具有更低的成本及更小的外形尺寸。

在尝试设计整合诸如EDGE及W-CDMA等其他模式组合的设备以前，芯片供应商首先应具有成功开发及生产GSM/GPRS单芯片多频段CMOS收发器的能力。由于GSM/GPRS代表目前批量最大的蜂窝手机，故它将是未来多模式蜂窝解决方案的基线。另外，与WLAN或蓝牙相比，蜂窝标准拥有最具挑战的性能指标。

单芯片多模式收发器设计

图2为采用低中频架构的单芯片四频段GSM/GPRS收发器设计举例。

如图2所示，外部天线开关及RF SAW滤波器提供必要的频段隔离及选择性来驱动收发器的输入。接收部分包括四个分别对GSM-850、EGSM-900、DCS-1800或PCS-1900频段进行过优化的低噪声放大器(LNA)。每个LNA都具有可编程增益以提高动态范围。

LNA后接经过优化的正交混频器，其中一个混频器组用于支持GSM-850及EGSM，另一个混频器组则用于DCS与PCS信号混频。混频器提供向低中频的转换，并提供主要的镜像抑制。集成低相位噪声频率合成器则提供所需的本振。

接收中频链拥有带集成接收信道选择滤波器的可编程增益放大器。无需中频SAW滤波器，故能减少平台的BOM成本及尺寸。可编程增益放大器可提供宽的动态范围，并确保以线性增益步进工作。由I、Q通道滤波器提供的选择性可衰减邻近信道干扰并屏蔽信号。低中频处理部分将信号转换为基带信号，或在可选中频频率上有选择性地输出I/Q信号。

图2所示收发器的发射部分含有频偏锁相环(OPLL)——亦称为频率转换环。该环包括精密的正交调制器及全集成、低相位噪声RF VCO。

来自基带IC的GMSK调制信号应用于发射器的基带I、Q输入上。这些基带I、Q输入信号再加于精密发射调制器上并转换为中频。所得中频信号被注入至频率转换环中。调制后的信号出现在RF VCO的输出上。VCO输出则驱动片上发射缓冲器。

图2中的频率合成器部分包括一个锁定在集成N分数合成器中的集成多频段片上VCO及片上LC储频电路。单个N分数合成器将发射及接收通路中的本振相位锁定在外部频率参考上。N分数频率合成器架构必须提供低相位噪声及快速锁定时间，以支持GPRS(上至Class 12)等多时隙应用。

单芯片手机浮出水面

通过克服实现单芯片、四频段GSM/GPRS CMOS收发器的挑战，RFIC设计者为开发支持EDGE、WCDMA甚至其他无线技术的单芯片、多模式无线电铺平了道路。该设计亦可充当将来与基带IC集成的平台。

最后，将无线电及基带功能集成在单片CMOS硅裸片上以形成单芯片蜂窝电话，被众多设计者看成神圣的追求。一旦实现了多模式CMOS收发器，即可通过将收发器中的数字信号处理电路与基带电路进行整合来开发单芯片蜂窝手机。利用新型串行接口，可使收发器与基带之间的数模(DAC)及模数转换器(ADC)功能变得极为顺畅。

这样的单芯片收发器将比分立收发器及基带产品尺寸更小及更具成本效益。由于商用单芯片蓝牙与WLAN解决方案中已经采用了这种水平的集成，故下一步在蜂窝电话系统中也很可行。