PLL VCO 技术总结

 锁相环通常由鉴相器（PD,Phase Detector）、环路滤波器（LF,Loop Filter）和压控振荡器（VCO,Voltage Controlled Oscillator）三部分组成。目前常用锁相环有整数分频和小数分频两种。衡量锁相环性能的主要指标包括输出频率、跳频范围、跳频步进、锁定时间、相位噪声、杂散、频率稳定度和频率准确度等。

在设计PLL时，需要考虑方面很多，下面总结一些PLL设计的实际工程经验，方便PLL设计者参考。（1）输出频率和跳频范围主要决定于VCO和鉴相器。（2）环路外相位噪声主要决定于VCO。（3）PLL的环路内相噪声可以根据以下公式估算：参考相噪+20lgN（N为倍频次数）。（4）PLL的鉴相泄露杂散主要靠环路滤波器来抑制（5）PLL的电源要处理的很赶紧，否则会引起电源调制杂散，而落在环路内的电源调六、制杂散很难滤除（6）PLL的参考、鉴相、环路、VCO各模块之间要有良好的屏蔽和隔离，以防止电磁串扰和辐射产生的杂散（7）PLL环路在振动和高低温下容易产生杂散，这主要是由于参考晶体振荡下产生的相位抖动产生的杂散和温度变化导致的参考晶体以及环路带宽等的变化。对于振荡杂散和高低温杂散我们要对参考晶体做减振处理以及PLL环路中选择温度特性高的元件。（8）PLL的输出频率稳定度等于参考的频率稳定度（9）PLL的输出频率准确度等于N*参考频率准确度（N为倍频次数）（10）对于整数分频：跳频步进=鉴相频率=1/20到1/10的环路带宽，而环路带宽大则锁定时间小，环路带宽小则锁定时间大。（11）对于小数分频：跳频步进≤鉴相频率=1/20到1/10的环路带宽，而环路带宽大则锁定时间小，环路带宽小则锁定时间大。（12）根据经验环路滤波器相位裕量在时，锁定时间和过冲都可以设计的最小。小于的相裕会产生过度的过冲和振铃，而大于则会导致一个过阻尼的环路，环路就会慢慢爬行到锁定。（13）环路滤波器太窄就会造成相位延迟会大，最后变成正反馈，这时锁相环就无法锁定。（14）环路滤波器中的电阻会引进热噪声，这会增加带内带外的相位噪声。当电阻值超过约时，电阻引进的相位噪声就不容忽视了，为了减小热噪声，必须设计一个高电流电荷泵，来最小化环路滤波器电阻及其带来的电阻热噪声。（15）环路带宽= 1/10 鉴相频率时,对鉴相泄露的衰减为-30log(N) dB.N为分频系数,环路的带宽每减小1/10,对杂散的衰减按-10dB增加,就是当环路带宽Wc=1/100鉴相频率时，对鉴相泄露的衰减鉴相泄露为 -40log(N)
（16）鉴相器电流泵输出电流一般为1uA到20uA。鉴相器电流泵输出电流过小会恶化输出相噪，过大会导致环路带宽增大，恶化带内相噪，需要更大的鉴相频率

VCO是频率合成器中的重要器件，其输出频率受电压控制，可以做成很宽的调谐范围，制作出宽带跳频的频率源。VCO主要考核指标包括中心频率、调谐范围、压控振荡器的增益、调谐线性度、相位噪声、输出信号频谱纯度（杂散和谐波）、输出电压幅值等。 在设计VCO时，VCO振荡回路中三极管/场效应管的静态和动态工作特性非常重要，VCO的噪声基本上都是牵制于三极管，而另一部分噪声就受制于电源，但是这部分较三极管本身特性容易控制。其次就是变容管的电压控制特性，可以说这个控制跟VCO最后的控制灵敏度是同一等级的。 对于VCO的设计，还需要注意很多方面，下面总结一些VCO设计时实际工程经验，方便VCO设计者参考。（1）电源滤波在振荡器中尤为重要，当滤波效果不是很好时，打开带宽，会发现抖动非常厉害，由于滤波不净，对槽路谐振频率进行调制，对应在频谱仪上就出现了频谱在几百kHz带宽内进行扫频。（2）槽路中的电感不能太小，不然频率很容易受到负载迁引。（3）供电Vcc和调谐电压Vt返回端必需接到PCB接地板面。VCO接地面也必须接到PCB的接地面上，保证公地，等电位；因此VCO接地管脚必须全部焊接接地面上。（4）必须使用良好的，低噪声电源。理想的用DC干电池做Vcc和调谐电压Vt，这样可以提供最佳的全局性能。（5）VCO输出必须直接连接到具有良好负载阻抗的终端，在VCO和外部负载之间使用一个电阻网络或者放大器进行隔离。（6）连到调谐端的连接线必须尽可能的短，尽量走高阻线，而且必须屏蔽，隔离，去耦，使VCO免于外部噪声的调制。低噪声的电源必须用来作为调谐电压Vtune的供电。在PLL回路里面环路滤波 。器就起了这个作用，产生尽可能低的交流分量，保证直流通路。（7）VCO输出20％的相对带宽是容易达到的，最宽的可输出超倍频程带宽。宽带VCO带来了输出频带的好处，同时也使压控灵敏度增大，导致输出相位噪声变差，频带每增加一倍，相位噪声恶化20lg2，希望对做频率源的通知有点用处