DC-DC转换器中PCB布线寄生电感对于效率的影响

中心议题：

• DC-DC转换器的PCB寄生电感测试试验
• DC-DC转换器中PCB布线寄生电感对于效率的影响

解决方案：

• 栅极电感的影响
• 源极电感的影响
• 漏极电感的影响
• 栅-源极电感的影响
• 源极 HS - 源极LS电感的影响

引言

由于计算机工业朝着能在1V下提供高达200A电流的DC-DC转换器进发，因此，PCB布线技术需要满足这个极具挑战性的新兴转换器的要求。为了比较各种布线缺陷的影响，我们重点研究电路中寄生电感的影响，尤其是那些与开关MOSFET的源、漏、栅极相关的寄生电感。我们构建了一个用于测试DC-DC转换器的PCB，该转换器可输入12V DC并将其转换为1.3V，输出电流高达20A。我们使用插件板 (plug-in board) 进行组装，可以随时分别或同时改变每个MOSFET电极处的电感（图1）。我们选择将电感数值作为专门设计的2英寸插件板总体电感的百分比，而非实际数值，因为布线人员只知道特定迹线的长度而未必知道其电感的数值。

试验设计

我们使用转换器效率来度量这些寄生电感的影响。这是因为效率是测量DC-DC转换器性能的标准指标。试验分为如下部分：

• 调节MOSFET漏、源和栅极的各个电感值的比例系数，用测量其转换效率的结果来观察对同步整流器的影响。
• 通过上述任意两项的组合，以了解它们之间的相互关系。
• 电感测试板具有43nH的电感量，一般被设置为 0%、25%、50%和100%。

在我们进行的试验中，电感测试板上的寄生电阻影响很小，可忽略。由于寄生电感的有害影响与频率有关，所以我们是在三种预置开关频率下进行试验：300kHz、600kHz和1MHz。这样我们就可以认识到在未来将设计从正常开关频率转移至更高频率时对设计有何重要性。

大家都知道在功率电路中，所有迹线的长度必须保持最短，以避免电压和电流的振铃现象、降低电路板的总EMI，并避免对电路中“较稳定”组件造成负面影响(特别是对模拟控制电路和相关组件)。另外，参考资料显示控制MOSFET的源极电感对于源极电流下降时间的增加有着非线性影响，从而造成更大的功耗和更低的转换效率 (见图2)。

图2中CH1是高端 (HS) MOSFET M1的栅极-接地处电压。Ch2是同图中HS MOSFET M1的源极-接地处电压。图2中M1迹线Ch1-Ch2的计算值，表示HS MOSFET的栅-源电压。Ch3和Ch4分别是M2和M1的漏电流。

除上述现象外，源电感还会在开关节点处造成振铃。

栅极和漏极电感在两个电极上均会引起振铃，并造成进一步的损耗。每个循环相关的损耗P1可计算为
1/2×I2×L×fs
此处I是电感中的电流；L是寄生电感；fs是开关频率，此时存储在寄生电感器中的所有能量在振铃过程中被耗散（见图3）。

图3 描述典型漏极寄生电感中的振荡电流和电压。注意在下一个开关周期开始之前电流和电压波形趋向于零。储存在电感器中的能量被转换为相关寄生电阻的热量。

最后，对于两个或以上并联MOSFET的情况，源极电感的不平衡会导致电流分布不平衡，进而造成更大的损耗，使效率更低。

试验电路及电路板

所使用的电路是工作于开环的同步整流拓扑。这是为了排除控制环路可能对电路性能造成的任何影响，并让我们将注意力集中到功率的转换效率中，尤其是MOSFET的性能。我们知道高电感状况下会产生严重的振铃，尤其是在开关节点处。选用栅极驱动器IC，能够在不造成不良影响的情况下承受这种振铃。这种四层电路板使用了两盎司的铜材料，内部两层为接地层和电源层。布线时应留意优良布线的所有规则。

栅极电感的影响

图4 所示的效率是作为栅极电感和开关频率函数。从图中可知：

• 开关频率为300kHz时栅极电感对效率的影响很小。
• 开关频率为600kHz时，栅极电感的影响明显多了，在20A下效率有1.2%的变化。
• 在1MHz下，效率的恶化几乎完全消失。我们没有研究这个原因，可以猜想50%的可能性是共振的因素去抵消它的损耗。应进一步研究MOSFET栅极驱动的共振现象。
• 我们观察到栅极电感对于控制和同步MOSFET的效率影响甚微。

源极电感的影响

源极电感对效率有着更明显的影响。某些情况下，在达到最大电流之前我们不得不中止试验，因为MOSFET的温度大于130℃。图5所示为控制MOSFET的研究结果，仔细检查这些结果可知：

• 频率为300kHz，电感为100%时，DC-DC转换器不能在20A全电流状态下运行，因为MOSFET的温度超过130℃。在50%电感，频率为600kHz和1MHz 条件下也可发现同样的情况。
• 观察到由于源极电感引起的效率恶化是比没有源极电感的情况更为严重。当电感为50%，电流15A时，即便在300 kHz的开关频率下效率也会降低7%。当电感为100%时，效率恶化为11%。
• 在 600kHz和1MHz的开关频率下，其影响与没有源极电感的情况相比更加明显，效率恶化也更为严重（见图5）。
• 明显地，即便是最小的源极电感也会降低效率，尤其是切换频率≥600kHz时。

漏极电感的影响

漏极电感会引起严重的振铃，可能足以导致MOSFET在极限条件下击穿 (图3)。它亦对效率有不利影响。

图6所示效率是指不同频率下负载电流和漏极电感的函数。此外，可观察到如下结果：

• 当电流为15A时，在300kHz和50%电感条件下我们就不得不中止试验，因为MOSFET的温度超过130℃。在同样频率，100%电感的条件下，我们无法得到任何读数，因为振铃太过严重。
• 在300kHz、12A条件下，漏极电感的50%比0%的效率将减少7%。由于MOSFET温度过高，15A以上便无法进行试验。
• 在600kHz，12.5A条件下， 漏极电感的50%比0%的效率将减少8.5%。由于MOSFET温度过高，12.5A以上便无法进行试验。
• 在1MHz时，由于MOSFET温度过高，5A以上便无法进行试验。

栅-源极电感的影响

较大的源极电感会使效率明显减小 (见图5和图7)。

前面(见图4)已显示出效率对栅极电感的基本依赖关系。当结合小源极电感时，其整体状况就相当清楚——较大的栅极电感必然造成较大的功率损耗。为了理解图7所示的关系，我们进行了仿真 (见图8)。

该结果的解释需要进一步研究。现在我们可以说明，在电路板合理的电感值范围内，漏极和源极电感必须减小，以确保高的转换器效率。该仿真得出如下结果：
栅极和源极电感与MOSFET的栅源电容产生共振。HS-FET关断栅-源时，电容通过这些电感路径放电。MOSFET关断后，电感将迫使栅极电流继续流动并对栅-源电容进行反向充电。该充电将再次以相同方式放电并使HS-FET的栅-源电压反向。根据减幅的情况，HS-FET可再次导通并出现巨大的短路现象。在如此高的栅极电感下，该影响变得严重。在某些情况下，甚至可以见到第二短路影响。作为这一共振电路的部分，源极电感还可以第二种方式发生作用。当发生短路电流时，源电感可限制短路电流的di/dt (电流随时间的变化率)，从而限制损耗。源极电感还会对栅源电压造成负反馈，并限制短路。在寄生栅极电感高的情况下，尤其会发生这些影响。为了获得高效率，应该通过设计避免这种影响，即必须仔细设计将栅极电感降至最小。

源极 HS - 源极LS电感的影响

我们研究了寄生源极电感的位置对效率的影响。结果在相同数值的寄生源极电感回路中，控制FET将比同步FET对其效率的影响更大 (见图9)。

这种现象的原因在于慢速开关控制FET引起了额外的开关损耗，因为在变换过程中控制FET的VDS较同步FET高 (同步FET的正向电压降小)。此外，寄生电感对FET栅-漏电压的反馈对总体HS-FET漏电流造成重要影响。通过比较，寄生源极电感对LS-FET漏电流的影响只是局部，这是因为可通过同步FET的体二极管对其进行旁路。

并联MOSFET的影响

当MOSFET并联时，很多情况下每个单独的MOSFET回路不可能具有相同的寄生现象。我们已经研究了MOSFET漏极回路中的额外电感对于效率的影响。

从(见图10)中，我们观察到寄生电感的差异越大，效率下降得越大。引出的问题是：“如何优化设计？”换句话说，使两个MOSFET具有相同大的寄生电感，是否比保持原状好？

结论

我们通过试验显示寄生电感对于DC-DC转换器中开关MOSFET效率的有害影响。 结论如下：

• 源极电路中电感的影响最为严重，其次是漏极电路中的类似电感。
• 在我们的试验板中，我们没有发现与栅极电路电感相关的严重影响。
• 效率的降低与转换器的切换频率有密切关系。
• 效率的降低与负载电流有很大关系。在源极和漏极电路存在寄生电感的情况下，负载电流越大，效率下降越多。
• 在现今DC-DC转换器应用中，进行功率系统PCB布线时要特别小心，在开关MOSFET周围尤需注意。
• 使用多层板的优点之一便是通过汇集尽可能多的层板中的电流，减小寄生电阻和电感。这样可降低电阻损耗和寄生电感造成的损耗。
• 在设计高频DC-DC转换器时，存在许多与源极和漏极电路相关的寄生电感问题。首先是封装电感，可行的做法是使用新近推出的低电感封装，用于封装开关MOSFET。第二项是PCB寄生电感，必须使用多层PCB并使迹线电感降至最小，以控制损耗。这样设计人员便可以使用较少的几个电容获得更快速的动态响应，并成功实现高频设计。
• 应该将无法通过设计来避免的寄生电感移至同步FET回路中，因为同步FET中的电感对于总体效率的影响比控制FET回路中电感的影响小。备注：在低占空比的情况下，同步FET回路中的寄生电阻会显着降低效率。需要在设计 (迹线宽度、铜层厚度、有效的回路范围、偏置等) 中作出复杂的折中平衡。
• 最好避免并联MOSFET。替换MOSFET并联的方法是增加额外的相位或使用更好的MOSFET。如果并联不可避免，对于并联的MOSFET，在设计上必须保证电气对称，以获得相同的电流分配和相同的开关时间。