一种准确地预测由泄漏电流引起的 PLL 基准杂散噪声之简单方法
扫描二维码
随时随地手机看文章
本文给出了一种简单的模型,可用来在 PLL 系统中准确地预测由于充电泵和 / 或运算放大器泄漏电流引起的基准杂散噪声的大小。知道如何预测这类噪声有助于在 PLL 系统设计的早期明智地选择环路参数。
PLL快速回顾
锁相环 (PLL) 是一种负反馈系统,将一个相位和频率随温度和时间变化不够稳定之较高频电路 (通常是一个压控振荡器 VCO) 的相位和频率锁定到一个比较稳定和频率较低的电路 (通常是一个温度补偿或恒温晶体振荡器,即 TCXO 或 OCXO) 上。 作为一个黑盒子,PLL 可以看作是一个频率倍增器。
当需要高频本机振荡 (LO) 源时,会使用 PLL。应用实例有很多,包括无线通信、医疗设备和仪表。
图 1 显示了一个用来产生 LO 信号的 PLL 系统基本构件。该 PLL 集成电路 (IC) 通常包含所有时钟分频器 (R 和 N)、相位 / 频率检测器 (PFD) 和充电泵 (用两个电流源 ICP_UP 和 ICP_DN 表示)。
图 1:PLL 基本构件
VCO 输出和基准时钟 (图中是 OCXO 输出) 经过各自的整数分频器 (分别为 N 和 R) 分频后,相互加以比较。PFD 构件以 fPFD 速率控制充电泵,从或向环路滤波器吸收或提供电流脉冲,以调节 VCO 微调端口 (V_Tune) 的电压,直至两个时钟分频器输出的频率和相位都相等为止。二者的频率和相位相等时,就称为 PLL 锁定了。LO 频率与基准频率 fREF 的关系由以下等式确定:
在图 1 中,因为反馈分频器 (N 分频器) 只能接受整数值,所以该 PLL 称为整数 N PLL。如果这个分频器既可以接受整数值又可以接受非整数值,那么该环路就称为分数 N PLL。本文仅讨论整数 N PLL,分数 N PLL 采用不同的工作机制。
整数 N PLL 的非理想性
PLL IC 会给系统带来非理想性,主要是相位噪声和杂散。
相位噪声
图 1 所示 PLL 系统用作基准时钟相位噪声的低通滤波器和 VCO 相位噪声的高通滤波器。低通和高通滤波器的截至频率由该 PLL 的环路带宽 (LBW) 决定。理想的情况是 ,LO 相位噪声跟随被转换为 LO 频率 (即:乘以 N/R) 的基准时钟之相位噪声一直到 LBW,并随后跟随 VCO 的相位噪声。PLL IC 所产生的噪声将使转换区中的相位噪声升高。
图 2 是 PLLWizardTM 产生的相位噪声曲线,PLLWizard 是凌力尔特公司免费提供的 PLL 设计和仿真工具。该图显示了由基准 (“Ref @ RF”) 和 VCO (“VCO @ RF”) 在输出端导致的总输出相位噪声 (“Total”) 和单独的噪声。在红色椭圆圈标出的区域,可以非常容易地看到该 IC 的噪声。
图 2:红色椭圆圈标出的区域是 PLL IC 相位噪声区
杂散噪声
图 1 所示电源 (V_OCXO、V_CP 和 V_VCO) 上任何不想要的信号都可能转换成 LO 信号上的杂散噪声。仔细设计这些电源可极大地降低甚至消除这些杂散。然而,与充电泵有关的杂散噪声是不可避免的。但是,仔细设计 PLL 系统也可以降低这类噪声。这类杂散噪声常称为基准杂散噪声,但此处的基准并不意味着基准时钟频率,而是指的 fPFD。整数 N PLL 产生的 LO 信号在 fPFD 及其谐波处有双边带杂散噪声。
图 3 显示了 2.1GHz LO 信号的频谱。fPFD 为 1MHz (N=2100),基准时钟频率为 10MHz (R = 10)。环路带宽为 40kHz。值得一提的是,由于采用了凌力尔特公司超低噪声和杂散的 PLL IC LTC6945,所以这里测得了世界级的杂散噪声电平。
图 3:采用凌力尔特公司的 LTC6945 PLL IC 和 RFMD 公司的 UMX-586-D16-G VCO,于 2100MHz LO 信号和 1MHz fPFD 时产生的基准杂散
产生基准杂散的原因
在稳态操作中 PLL 被锁定,而且从理论上讲,在每个 PFD 周期中不再需要占用图 1 示出的 ICP_UP 和 ICP_DN 电流源。然而,这么做将在环路响应中产生一个“死区”,因为在小信号环路增益 (实际上是一个开环) 中存在显著的下降。该死区通过强制 ICP_UP 和 ICP_DN 在每个 PFD 周期中产生极窄的脉冲来消除。此类脉冲通常被称为防反冲脉冲。这会在 fPFD 及其谐波处的 VCO 调谐电压上产生能量分量。因为这些频率在正确设计的 PLL 环路带宽之外,所以负反馈无法抵消这些脉冲。然后,VCO 受到这些能量分量的频率调制 (FM),相关的杂散噪声出现在 fPFD 及其谐波上,所有噪声都以 LO 为中心。
在防反冲脉冲之间,充电泵电流源关断 (三态)。当处于三态时,充电泵有一定的固有泄漏电流。在有源环路滤波器中会采用一个运算放大器 (如图 7 所示),该运算放大器的输入偏置和失调电流会引入另一个泄漏电流源。这些不想要的电流合起来,无论是提供还是吸收,都会在环路滤波器两端引起电压漂移,从而在 VCO 调谐电压中引起漂移。负反馈环路在每个 PFD 周期中从充电泵引入一个单极性电流脉冲,这样平均调谐电压就能使 VCO 产生正确频率,从而可以矫正这种异常情况。这些脉冲在 fPFD 上产生能量,如前所述,这也会引起以 LO 为中心的杂散以及 fPFD 和其谐波的频率偏移。
在整数 N PLL 中,由于系统频率步进大小的要求,常常选择相对较小的fPFD。这意味着,与 PFD 周期相比,防反冲脉冲宽度极小,尤其是采用目前的高速 IC 技术时。因此,大的泄漏电流使得总的充电泵脉冲变成单极性,而且往往是基准杂散噪声的主要原因。这种现象后面将进行更深入的讨论。
基准杂散噪声对系统性能的影响
在特定通信频带中,有多个占用相等带宽的通道。在所有通道中,两个相邻通道中心频率之间的间隔是相等的,而且以通道间隔表示。由于一些原因,任何两个相邻通道信号强度之间常常有较大变化。
在多通道无线通信系统中,一种典型情况是,较强的通道与所需要但较弱的通道相邻,如图 4 所示。图中仅显示了其中一个所关注的 LO 基准杂散噪声。
图 4:由基准杂散噪声导致的相邻通道干扰
在整数 N PLL 中,通常选择等于通道间隔的 fPFD,这意味着基准杂散噪声的位置与 LO 的距离等于通道间隔。这些杂散噪声将所有相邻和附近的通道转换到中频 (fIF) 以及 LO 的中心,将所需要的通道混频到同一频率上。这些不想要的通道,与想要通道中的信号是不相关的,成为叠加到想要信号上的升高噪声层,限制了信噪比。
泄漏电流与基准杂散噪声之间的关系
以数学方法预测 PLL IC的相位噪声大小相对简单,可以通过计算准确地确定。然而,基准杂散噪声大小的预测一直以来都被认为是很复杂的。本节利用简单的计算,得出一种准确预测泄漏电流导致的基准杂散噪声大小的方法。
无源环路滤波器举例
一个采用典型无源环路滤波器的 PLL 系统如图 5 所示,其中包括以 I_Leakage 表示的电流源,代表充电泵的泄漏电流。假定 PLL 是锁定的,那么 I_Leakage 在充电泵关断时,减少了 CP 保持的电量。当充电泵每PFD 周期接通一次时,ICP_UP 通过加上一个短的电流脉冲,补充 CP 损失的电量。反馈强制 V_Tune (V_Tune_Avg) 端的平均电压恒定,从而保持正确的 LO 频率。图 6 以图形说明了这个过程。
图 5:采用无源环路滤波器的 PLL 系统,I_Leakage 代表充电泵泄漏电流
[!--empirenews.page--]
图 6:CP 通过 I_Leakage 放电,每 PFD 周期再通过 ICP_UP 充电
要推导所得杂散噪声,需要对环路稳定性的要求有所了解,首先是 LBW 限制。PLL 系统的 LBW 设计为至少比 fPFD 少 10 倍:
这意味着,PFD 周期为:
为了建立具有大量相位裕度的稳定环路,在环路中插入一个由图 5 中 RZ 和 CI 组成的零点,位置大约在 1/3 LBW 处。
在最后一个等式中用 TPFD 替代 LBW,产生
这意味着,PFD 周期几乎是比零点τZ 时间常数短 5 倍。这表明,在一个 TPFD 周期中 CP 两端产生的纹波大多不会被 CI 看到。闭环带宽 LBW 近似等于开环增益的单位增益交叉点 (unity crossing)。既然该零点位于环路带宽之内 (位于开环增益单位增益交叉点的 1/3 处),那么 CI 两端的电压由负反馈决定,而且在大多数情况下等于 DC 值。
实事求是地讲,在图 6 所示的 PFD 周期中,仅 CP 在放电和充电。
如果用一个恒定电流源 I 给电容器 C 充电和放电,那么经过一段给定的时间ΔT,该电容器两端的电压由以下等式给出:
为了在 LO 端保持固定输出频率,图 6 中放电周期发生的电压下降等于充电周期的电压上升。也就是:
其中,TCharge 是充电泵电流在每个 PFD 周期工作的时间。
充电泵电流 I_CP 的大小通常在 mA 范围,I_Leakage 的大小通常在 nA 范围,这意味着:
这表明,CP 两端的纹波电压可以用锯齿波表示。
为了研究这种锯齿波对 LO 信号频谱的影响,而且既然该波形是一种周期函数,那么该锯齿波可以用傅立叶级数 (Fourier Series) 分析分解成其频率分量:
其中:
其中 n = 1,基频峰值为:
二阶谐波峰值为:
等等。
在图 6 中等于 V_Tune_Avg 的 DC 值按照所要求的 LO 频率由负反馈设定。然而,AC 组件通过 VCO 的调谐引脚对 VCO 进行频率调制,调谐灵敏度为 KVCO,结果产生了以 fPFD 为基频的双边带杂散噪声。附录导出了以下等式,稍后会用到这个等式。[!--empirenews.page--]
因为 fPFD 是基频和最低频率分量,按照设计,至少比开环增益的 0dB 交叉点高 10 倍。在这些 AC 分量的负反馈影响是微不足道。
为了算出基频基准杂散噪声与载波的功率比,设 fm = fPFD、Em = Vpk-Fund 和
就二阶谐波基准杂散噪声而言,fm = 2 fPFD、Em = Vpk-2ndHar 且
用类似方法可以算出针对较高阶谐波的比值。
有源环路滤波器举例
图 7 显示了一个围绕运放建立的有源环路滤波器例子。I_Leakage 表示充电泵和运放的泄露电流之和。既然环路滤波器具有类似的结构,所以这里运用了与无源滤波器例子中相同的方法。在运放的输出端增加由 RP2 和 CP2 组成的极点,以将该器件的噪声贡献限制在LBW 的 15 或 20 倍以外,这可降低 VCO 调谐节点处的锯齿波信号幅度。应该提到的是,CP2 包括 VCO 调谐端口的输入电容。
图 7: 采用有源环路滤波器的 PLL 系统,I_Leakage 代表充电泵和运算放大器的泄漏电流
锯齿波信号经过低通滤波,低通滤波的等式可以用拉普拉斯变换域 (LaplaceTransforma domain) 的基本分压等式得出,并可表示为:
其中 f 代表频率,单位为 Hz。
锯齿波信号的傅立叶级数分量自然会根据其频率不同而受到不同的影响。基准杂散噪声与载波之比变为:
该理论的实验室验证
我们在实验室中再现了图 5 和图 7 所示的 PLL 系统。用一个精确的电源仪表在充电泵节点处引入外部电流,以清除由系统固有泄漏引起的内在基频基准杂散噪声。然后,额外给环路注入特定大小的电流,同时测量基频基准杂散噪声的大小。图 8 比较了对两种类型的滤波器所测得和所计算的值。在仪器准确度和组件容限范围内,所测得和所计算的数字是一致的。
图 8:采用有源和无源环路滤波器时,所测得和所计算的基频基准杂散噪声比较
表 1 给出了用来产生图 8 测量结果的 PLL 系统之更多细节。
表 1:用来产生图 8 比较数据的 PLL 系统之细节
结果汇总
表 2 汇总了本文得出的等式。
表 2:预测直至三阶谐波的基准杂散噪声的公式
结论
在 RF 系统设计中,整数 N PLL 的工作原理和非理想性是重要课题。基准杂散噪声可能对系统总体性能造成显著的负面影响。一种简单但准确的、预测 PLL 泄漏电流引起的基准杂散噪声的模型可能成为有用的工具,可以节省时间,并减少电路板修改次数。运用本文列举的电路得到的测量值验证了推导出的模型的准确性。[!--empirenews.page--]
附录:用窄带 FM 等式推导出的杂散噪声与载波之比
考虑以 LO 频率 fc (单位:Hz) 为中心的 FM 信号。该信号可以表示为:
就本文而言,调制信号是一个音调 —— 锯齿波傅立叶级数的分量之一,由以下等式给出:
然后,e(t) 可以表示为:
参考书目
1. B. P. Lathi, “Modern Digital and Analog Communication Systems”, Third Edition, Oxford University Press, 1998, ISBN 0195110099
2. F. M. Gardner, “Phaselock Techniques”, Third Edition, John Wiley and Sons, 2005, ISBN 0471430633
3. Linear Technology, LTC6945 Datasheet, 1630 McCarthy Blvd., Milpitas, CA, 95035, www.linear.com.cn
4. R. E. Best, “Phase-Locked Loops, Theory, Design, and Applications”, Second Edition, McGraw-Hill, 1993, ISBN 0079113869
5. W. F. Egan, “Frequency Synthesis by Phase Lock”, Second Edition, John Wiley and Sons, 2000, ISBN 0471321044
6. Z. Tranter, “Principles of Communications, Systems, Modulation, and Noise”, Fourth Edition, John Wiley and Sons, 1995, ISBN 0471124966