电源管理单元技术实现架构和未来趋势分析

每一代新的移动便携式设备都会比前一代的产品提供更多的功能。这些年来，手机从单纯只用于通话的设备演变成具有拍照、浏览视频短片、看电视、听MP3和调频收音机、玩3D游戏以及与PC交换信息等功能。为实现这些功能，手机已不仅是连接到移动电话网络，而且还可能连接到无线局域网并与PC通信，或者使用蓝牙技术连接无线耳机。所有这些附加的功能都要靠电池组提供电能。

对早先几代的手机来说，依靠硅芯片与电池技术的进步就可以增加通话时间和待机时间。更高效RF放大器和新型CMOS逻辑芯片的能耗比前一代更低。射频信号处理与数字信号处理算法的发展进一步降低了功耗。与此同时，新的电池技术也能提供更高的能量，尤其是对极高存储密度先进锂离子电池的开发和应用。

而今，情况发生了改变。与前几代CMOS工艺不同的是，最新的深亚微米(<100nm)CMOS工艺是集成更多功能的必要条件，但集成密度的提高并未相应带来功耗的下降。相反，更多功能造成更高的功耗，而CMOS工艺技术的发展不再能够弥补这一增加的功耗。同时电池技术的发展也无法实现这种弥补。因此，如今的多媒体手机再次逼近运行时间极限。系统设计者必须寻找新的方法以降低系统的总体功耗。

目前系统中常用的两种技术是电压域切换和电压调整。电压域切换适用于在任一时刻并不要用到设备中所有功能的情况。例如，当多媒体设备播放某种媒体时，通常与处理其它类型媒体的电路没有关系。因此，就可以关闭这部分未用电路的电源，将其功耗降为近乎零。尽管这种方法向克服深亚微米CMOS工艺漏电流问题迈出了重要步伐，但它仅能节省待机功耗。当电路处于激活状态时，它并不能节省任何静态或动态功耗。

现在对激活状态下功耗的解决办法是电压调整技术，它依赖于加在CMOS逻辑电路上的电压与时钟的速度之间相关性。较快的时钟速度需要较高的电压，很明显，这些参数的提高都会增加动态功耗。

在多数VLSI数字芯片中，某些部分的运行速度需要高于其它部分，而在传统器件中，通常整个芯片都工作在最高时钟频率下，并且整体芯片都要供电以维持这个时钟频率。这样就造成较高的功耗，实际上芯片中的某些部分原本可以运行在较低的速度上。

通过使用电压调整方法时，芯片采用两种以上供电电压，较高速的逻辑被划分在一些由较高电压供电的岛内，而较低速逻辑则位于低供电电压的岛内。因而这些岛中的时钟速度就可以作相应的调整。

因此，许多最新SoC解决方案需要能提供多种电压的电源，这些电压是电压调整所需的，另外这些电源还可以与功能同步开、关这些供电电压，以支持电压域切换。对于电池供电的设备，它们还必须能够高效地将电池输出电压转换为芯片所需电压(DC/DC转换)，以尽量减少转换期间的功率损失。在很多情况下，它们还要控制电池的充电过程。

这些新型电源电路通常叫做电源管理单元(PMU)，因为与前代方案相比，它们在电源控制方面发挥了更活跃得多的作用。

PMU架构：集中式vs.分布式

当设计者要决定系统如何划分时，必须在集中式与分布式电源分配方案中作出选择：前者是将单只PMU紧靠系统的主处理器用于实现所有的电源切换与电压调整功能；后者则是每个子系统都拥有自己的PMU。决策过程取决于两个主要因素：应用及响应速度，以及所需电源管理的间隔尺度(granularity)。

在很多应用中例如高端多媒体手机，制造商用一种模块化方案来增加功能，即在一个基础设计上增加模块来实现某个特定功能，如蓝牙、Wi-Fi或手机电视模块。这种情况下，如果采用集中式PMU架构，则各种变种手机型号中未使用的PMU功能仍会继续保留，造成浪费。但对于固定架构的装置如MP3播放机或音乐播放盒，集中式PMU仍是最具成本效益的选择之一。

然而，融合的趋势促使更多功能被采用到移动便携设备中，其它技术因素也有力地推动分布式PMU结构占据主导地位。为节省更多功耗，PMU要紧密耦合到其控制的子系统中，而不是主系统的处理器。例如，对一个手机的电视子系统，在相关广播帧之间的间隔内关闭大部分前端接收机电路可以节省相当多的功耗。这种转换的时序需要微秒级的精度，只能在电视手机基带处理器与其PMU之间建立直接控制电路来实现。因此，PMU及耦合到子系统的方式可以是非常特定的。

分布式PMU方案还非常灵活。你只需围绕系统布放一根电源轨(通常是电池的连接线)，所有外围都把它当作自己唯一的电源连接线，而不需要考虑其它的电源连接。每个外围电路中嵌入的PMU负责本地的全部电源管理。而在集中式PMU结构中，你必须预先知道哪个外围可能会连接到PMU，还要保证在各种可能的组合情况下，所有电源电压和时序都能正确无误。

图1展示了一个SoC与本地PMU之间典型的交互关系。
图1：SoC及其电源管理单元之间典型的互动，实现了电压域切换、电压调整与频率调整
动态电源控制

随着所谓动态电压与频率调整(DVFS)技术的引入，PMU及其供电的SoC之间的耦合将变得更加紧密。与电压岛方法相同，该技术在SoC中建立了多个时钟频率域，从而可以减小对芯片各部分的供电电压，动态电压与频率调整可根据系统处理器的活动情况，自动调节时钟频率与供电电压。这样就把电源管理与软件活动直接联系在一起。

DVFS的实现需要系统运行附加的软件来评估当前处理器的负载，并预测出在实时系统约束下完成这个处理负载所需时钟速度。这样就可以将时钟速度降低到适当的频率上，而供电电压也降低到能够维持这一时钟速度的水平。为了满足典型系统的实时约束，DVFS过程必须每间隔数毫秒被重复，或者当任务进度表或中断驱动的软件例程明显改变处理器负荷时就被重复。

DVFS的实现可以是开环，也可以是闭环过程(见图2)。开环DVFS中为目标系统确定了多种不同频率和电压工作点，系统被设置到最接近的工作点，能够确保所需处理性能。在实际应用中，不同工作点的数量一般限制为2或4个，每个工作点都必须保证相应处理器负荷下的性能，另外还要考虑到最糟情况下的工艺变动(由于工艺技术的变化而造成的系统性能波动)、IR压降(例如PCB走线造成的IR压降)以及温度效应。这些都意味着在相当多的时间里电源电压仍然会高于严格的需求指标。而由于功耗与电源电压的平方成正比，即使少量的电压超额也会有明显的效应。

闭环DVFS对系统的实际硅性能提供直接反馈，并考虑到了工艺变化及温度变化的影响，从而解决了这些问题。其中每个SoC中都包含了一个性能监控器，它在各个时间点测量给定电压上SoC的实际性能。然后，该性能监控器的输出向电源管理算法提供信息，以决定电压是该升高还是降低，从而将其保持在SoC最佳的功耗性能比范围中。

为了在片上性能监控器与PMU之间提供一个标准接口，美国国家半导体公司和ARM提出了他们联合开发的PowerWise接口(PWI)，这是一个开放的工业标准。移动工业处理器接口(MIPI)联盟也强调了此类开放工业标准的重要性，他们正在致力于建立一个系统电源管理接口(SPMI)规范。

C050PMU工艺

与消费电子中的所有事物一样，PMU也不断迈向更高集成度，这不仅为了降低成本，也是为了减小物理尺寸，从而能为移动便携式设备中的其它功能腾出空间。因此最理想的方案应该是单芯片，以尽可能减少外围元件。

实现PMU对半导体工艺技术的要求包括：能集成可承载高达1A电流、能在正常运行和电池充电期间承受电池与充电器峰值电压的低导通电阻MOSFET；另外还应能集成低功耗的逻辑电路，用于控制切换与稳压功能。

飞利浦最新一代PMU采用该公司基于0.25um CMOS的C050PMU工艺。只需几个额外的掩膜步骤，额定3.3V的基线工艺就可提升至正常电池应用的5V(单锂离子电池，或三节镍镉或镍氢电池)；如果PMU会在脉冲充电期间遭受感性电压毛刺，或者需要超出电池的正常电压(例如，驱动串接的背光照明LED)，则可以达到20V。C050PMU工艺可为PMU以及开关转换器控制电路的实现提供足够的逻辑密度，另外还有一种工艺选项，可以在PMU中包含一次编程(OTP)非易失存储器，用于定义PMU的起动条件。而完全可重编程的EEPROM选项正在开发中。

飞利浦还有一个专门的PMU设计库与设计环境，可以用构建模块的方法快速建立PMU设计。库中的基本IP块包括带隙电压基准、输出能力从数毫安至数百毫安的低压降线性稳压器(LDO)、可提供高达1A电流且效率超过90%的DC/DC转换器块，以及PMU控制状态机。LDO可以针对多种性能参数作优化，例如，敏感电路(如射频收发器)需要的低输出噪声电源。其它库元件包括上电复位电路、时钟振荡器、低功耗实时时钟/日历电路，以及I2C/SPI串行总线接口。

使用C050PMU工艺的设计者还可以使用该公司几乎所有0.25um混合信号与模拟IP块，包括先进的音频编解码器、耳机与音箱放大器、麦克风放大器、滤波器、ADC和DAC等。这对系统设计者非常重要，因为他们会希望在同一芯片中集成PMU和混合信号/模拟IP，例如，在手机或音乐播放机中将PMU与模拟基带功能集成在一起。

未来发展趋势

除了DVFS所需的片上性能监控器以外，未来还将有越来越多的电源管理功能移至芯片上。例如在手机市场上，越来越多的附加功能采用SoC来实现，现在已经有种需求是将每片SoC直接连接在公共的准稳压电压轨上，一般在1.8V左右。这样就要求DVFS所需的可编程稳压器移至芯片上，而不是集成到一个独立的PMU中。鉴于这一因素，飞利浦公司已经开始迁移很多与PMU相关的IP，即从当前的0.25um C050PMU工艺直接转到深亚微米CMOS工艺技术。

在电池与这些SoC之间，只需要用一个高效率的DC/DC转换器生成公共电源。现有的DC/DC转换器已经能够在所有负载条件下提供高于90%的效率。但是，要将它们做到小型化还有相当多的工作要做。

现有的开关模式转换器最高工作频率大约是2MHz，因此仍然要使用体积相对较大的电感器。正在开发中的新型转换器工作频率在10MHz以上，它可以使电感器体积减小到可以集成的程度，即使不是放在片上，也可以作为系统级封装(SiP)PMU方案的一部分。还有一种很快就可能集成到PMU中的元件，即基准电压和LDO的输出去耦电容。作为无源集成工具箱中的一部分，飞利浦已经拥有一种工艺技术，能在硅片上实现高达230nF/mm2的电容密度，可以用于SiP方案的集成。

另外不要忘记，移动设备的液晶屏和背光照明功耗通常要占到总体的一半。新型显示技术与相应的PMU结合，也能在降低总体功耗方面扮演相当重要的角色。

作者：Henk Derks

Ronald van Cleef

Reinier van der Lee

飞利浦半导体公司