采用光电隔离的SIPMOS晶体管控制电路图
时间：2017-09-13 17:43:19
手机看文章
扫描二维码
随时随地手机看文章
[导读]输入端经过电阻R2接地，以使其输出端在电源电压降至4V时还是开路的，即两个推挽输出晶体管保持在截止状态。这样可使电源电压在上升至3V左右时光耦输出侧仍为低电平，以使后接的六反相器4049能控制SIPMOS晶体管。在工
输入端经过电阻R2接地，以使其输出端在电源电压降至4V时还是开路的，即两个推挽输出晶体管保持在截止状态。这样可使电源电压在上升至3V左右时光耦输出侧仍为低电平，以使后接的六反相器4049能控制SIPMOS晶体管。在工作阶段，光耦输出端开路，使六反相器输出端为高电平，而输出端为低电平。
下载文档
