地址译码电路

地址译码有两种方式，一种是单译码方式，或称为字结构方式;另一种是双译码方式，或称为X-Y译码结构。

1)单译码方式

16字&TImes;4位的存储器共有64个存储单元，排列成16行&TImes;4列的矩阵，每个小方块表示一个存储单元。电路设有4根地址线，可寻址24=16个地址逻辑单元，若把每个字的所有4位看成一个逻辑单元，使每个逻辑单元的4个存储单元具有相同的地址码，译码电路输出的这16根字线刚好可以选择16个逻辑单元。每选中一个地址，对应字线的4位存储单元同时被选中。选中的存储单元将与数据位线连通，即可按照要求实现读或写操作了。

2)双译码结构

视每个字的1位存储单元构成一个逻辑单元，图中每个小方块表示一个逻辑单元。16个可寻址逻辑单元排列成4&TImes;4的矩阵，为减少地址译码电路的输出数量，采用双重译码结构，每个地址译码的输出线数为22=4根(单译码方式需16根地址输出线)。图中A0、A1是行地址码，A2、A3是列地址码。行、列地址经译码后分别输出4根字线X0～X3和Y0～Y3。X字线控制矩阵中的每一行是否与位线连通，一行中究竟哪个逻辑单元被选中则由Y字线控制。被选中的单元将与数据线连通，以交换信息。

地址译码电路