当前位置:首页 > 电源 > 数字电源
[导读]介绍如何利用1片TMS320C6201数字信号处理器实现MPEG-4 SVP视频解码,并讨论解码器的结构,算法、存储器分配以及程序的优化等问题,最后给出该解码器总体特性表。

摘要:TMS320C6201是美国TI公司生产的一种高性能数字信号处理器。本文介绍如何利用1片TMS320C6201数字信号处理器实现MPEG-4 SVP视频解码,并讨论解码器的结构,算法、存储器分配以及程序的优化等问题,最后给出该解码器总体特性表。

    关键词:TMS320C6201 视频压缩 MPEG-4 VOP MB IDCT 运动补偿

引言

随着网络和多媒体技术的发展,视觉通信的重要性和需求急剧增加,如桌面视频会议、移动终端、基于因特网的视音频通信等。随之而来的是视频压缩技术的迅速发展和视频压缩标准的不断推出。国际运动图像编码专家组(MPEG)先后推出了MPEG-1、MPEG-2和MPEG-4.MPEG-4是由国际运动图像专家组于1998年11月制定的。它是一个面向多媒体应用的压缩标准,其应用覆盖范围远大于MPEG-1和MPEG-2等标准。从移动可视电话到专业视频编辑,既支持自然图像,也支持计算机合成图像。最重要的是它支持交互功能。这是由于MPEG-4采用了与其它标准不同的、基于对象的图像描述方式。目前,国内有关MPEG-4应用技术的研究及开发的工作正在悄然兴起。笔者在研究了MPEG-4视频标准之后,充分利用TMS320C6201的硬件资源和软件优化,实时实现了嵌入式MPEG-4视频解码器

1 MPEG-4视频码流及主要算法

MPEG-4采用了基于对象的压缩编码技术。在编码前,首先要对视频序列进行分析,从原理图像中分割出各个视频对象,然后南分别对每个视频对象单独编码。每个对象都有自己的形状信息(shape)、运动信息(motion)、纹理信息(texture)。对视频对象的编码就是对这3种信息进行编码。MPEG-4通过运动预测和运行补偿来去除连续帧之间的时间冗余。运动预测与运动补偿的精度可以为整像素、半像素或1/4像素,另外还增了重叠运动补偿方式。与形状相关算法有:基于邻近信息的算术编码、水平和垂直填补、扩张填补等。与纹理编码相关的算法有:离散余弦变换(DCT)、量化、DCT系数的DC/AC差分预测、Zig-Zag扫描、游程编码、霍夫曼变长编码等。

笔者实现的是MPEG-4的SVP(Simple Visual Profile)视频解码。视频序列全部为矩形,所以不存在任意形状编码。视频序列按照视频对象层VOL(Video Object Layer)、视频对象平台VOP(Video Object Plane)、宏块MB(Macro Block)视顺序编成一串码流。1个VOL中包含多个VOP,1个VOP中包含多个MB。MB是码流中的基本单位。MB又分为帧内MB(intraMB)、帧间MB(imterMB)。帧间4VMB(inter4VMB)等几种。在I-VOP中,所有的宏块都是intraMB。P-VOP中宏块有多种可能,可以是intraMB、interMB或inter4VMB。P-VOP中的interMB或inter4VMB的码流描述如下:

MB码流=MB形状+MB头信息+MV+DCT纹理信息(Y1+Y2+Y3+Y4+U+V)

由于是矩形帧,所以无形状编码MB shape部分。

MB头信息中主要包括4个参数:not_coded(本MB是否编码的标志位)、mcbpc(色度块U和V是否编码的标志位)、cbpy(亮度块Y1~Y4是否编码的标志位)、dquant(本MB中DCT系数量化步长的增量值)。

MV为运动矢量,实际写入码流的是运动矢量误差值(ΔMV),这是因为编码中MV采用差分编码。如果MB是一个interMB,则表示本MB只有1个运动矢量,所以在码流中只传1个ΔMV;如果MB是一个inter4VMB,则表示本MB有4个运行矢量,即每个子块(block)有1个运动矢量,所以在码流中需传送4个ΔMV,即mvd1、mvd2、mvd3和mvd4。

最后是一连串经过量化、Zig-Zag扫描、游程编码和霍夫曼变长编码的DCT系数,按照Y1、Y2、Y3、Y4、U和V的先后顺序编码。

2 TMS320C6201 DSP及EVM板介绍

2.1 TMS320C6201 DSP

TMS320C6201是美国TI公司的C6000系列新一代数字信号处理器中的第1个产品,于1997年3月发布。它是一个32bit的定点DSP芯片。该芯片具有8个相互独立的功能单元,可以工作在200MHz的CPU时钟频率,全速运行时可达到1600 MIPS。其主要特性包括:

*芯片内核采用VelociTI TM先进的超长指令字(VLIW)结构,具有高度的并行性和快速的运行能力,每个时钟周期最多可同时执行8条32位指令,并且所有的指令都可以有条件执行;

*具有丰富的指令系统且可对字节操作,支持16位的乘法运算;

*有4个彼此独立的快速的DMA通道,可以进行多种形式的数据传输。

*片内数据存储区和程序存储区各64KB,并支持多种数据宽度8位/16位/32位;32位的外部存储器接口,提供与片外SDRAM、SDSRAM和SRAM的直接接口。

TMS320C6201的以上特点,能满足视频图像处理的实时性要求。例如:TMS320C6201 DSP计算1块8×8 IDCT(逆变散余弦变换)仅用(168+62)个时钟周期,为1.15μs

2.2 EVM板

TMS320C6201 EVM板是一块带有PCI接口的插卡,除了可以插在计算机主板的PCI插槽上使用外,还可以外配电源作为独立的模块工作,并通过XDS510仿真器进行调试。该板上配有1片TMS320C6201 DSP,最高工作在160MHz。

EVM板上提供的片外存储器包括1组64Kbit×32(256KB)、133MHz的SBSRAM,配置成CE0;2组4MB、100MHz的SDRAM,分别配置成CE2和CE3;另外还可以通过板上的外部存储器接口(EMIF)扩展存储空间,这些扩展存储器配置成CEI。

3 用TMS320C6201实现MPEG-4 SVP解码

3.1 MPEG-4视频解码原理

MPEG-4的一个VOP的解码过程如图1所示,解码器用这一过程从编码位流中恢复视频对象。不难看出,解码器主要由形状解码器、运动解码器和纹理解码器3部分组成。

3.2 程序流程

整个程序采用模块化设计,以优化C语言编程为主。限于篇幅,仅列出主程序流程(如图2所示)和MB解码流程(如图3所示)。

主程序在初始化后,首先从码流中解出VOL和VOP的头,然后根据这些头信息以宏块为单位进行解码。MB解码单独做成函数,也是首先解出头信息,据此判断出宏块类型:帧内MB、帧间MB或帧间4VMB。帧内MB解码是以1块为单位作纹理解码,解出的纹理值在block[6][64]中,最后存入解码后宏块行缓存区内;2种帧间MB解码相同部分都是先解出运动矢量MV,根据MV进行运动补偿得到预测值存入解码后宏块行缓存区,再以块为单位进行纹理解码,解出残差值存入block[6][64]中,最后将block[6][64]加入到解码后宏块门缓存区中得到最后结果。不同的是,在解码MV时intraMB解出1个MV;而inter4VMB解出4个MV。因此,运动补偿时,一个按宏块做,一个按块做。另外还有一种情况,就是P-VOP中的MB没有被编码(not_coded=1),码流中没有此宏块的数据,应该MV=0、DCT系数全为0处理,即从前一帧同样位置处找到参考块作为当前宏块的结果。

3.3 存储器分配

MPEG-4 SVP解码器是在EVM板上编程实现的。由于TMS320C6201 DSP片内数据存储空量只有64KB,而图像处理的数据量非常大,因此,合理有效地分析存储空间是解码设计中的关键问题。内部64KB存储空间内开辟了一些空间用于暂存解码中常用的一些信息,具体设置如表1所列。

表1 内部数据存储器空间分配

全局变量 所占空间/B
变长解码(VLD)表 4906
Zig-Zag扫 192
VOL、VOP和MB的头信息 108
DC/AC预测和MB模式 5560
MV预测 9504
量化步长 396
解码输出缓存区(1个宏块行) 8448
输入的压缩码流缓存区 10K

合    计

38.3K

输入的压缩码流和解码后的视频输出都存储在片外。输入的压缩码流在程序开始前由PC机传输到EVM板的外部存储器中保存,解码时分批将数据通过DMA方式复制到片内。片内设置1个压缩码流缓存区。解码后的视频序列存放在外部存储器中,在内部缓存1个宏块行,每解完1个宏块行后,就用DMA传输到外部存储器中。

3.4 程序优化

(1)软件开发流程及开发工具

整个程序的编写和调试按照C6000软件开发流程进行,流程分为:产生C代码、优化C代码和编写线性汇编程序3个阶段。使用的开发工具是TI的集成开发环境CCS(Code Composer Studio)。在CCS下,可以对软件进行编辑、编译、调试、代码性能测试(profile)等所有工作。

(2)程序优化措施

为使程序优化,采取如下措施:

①为编写出优化的C程序,在编程时尽量按照C6000环境下支持的优化C的方法进行编程,这样有助于C编译器产生高效的汇编代码。

②使用TI提供的库函数,大大提高了编程效率。

③使用DMA传数,提高了CPU的效率。

在解码程序中用DMA方式实现了下列数据的传输:

*码流输入——码流从片外存储器传输到片内;

*解码后的结果输出——解码完一宏块行后,将结果从片内传输到片外保存;

*顶部和低部的填充;

*运动补偿时,将在片外找到的参考块传输到片内。

(3)采用线性汇编对某些程序段做进一步优化。

为了提高代码性能,对影响应用程序的代码可以用线性汇编重新编写。

3.5 MPEG-4 SVP解码器的特性及测试结果

按照上述思路所实现的MPEG-4 SVP视频解码器完全符合MPEG-4的SVP规范,其特点如表2所列。输入图像分辨率可为QCIF或CIF,输入比特率为64Kbps、128Kbps和384Kbps,输出图像格式为4:2:0YUV,最大解码速率为30帧/s。

表2 MPEG-4 SVP视频解码器特性表

压缩标准 MPEG-4SVP
输入图像分辨率 QCIF(176×144),CIF(352×288)
像素精度 8bit/pixel
扫描格式 逐行扫描
输入比特率/Kbps 64,128,384
最大解码帧率 最高30帧/s
输出图像格式 4:2:0 YUV

在解码软件是在EVM板上调试通过的,解码时间可在CCS环境下测得。对于不同的图像解码所用的时间是有差异的。笔者对多种情况的码流进行了测试,在1秒内都能解出25~30帧,甚至更多帧从而实现了实时解码。

结束语

笔者在研究了MPEG-4的视频编解码算法之后,成功地在TMS320C6201 EVM板上编程实现子MPEG-4 SVP的实时解码,为最终设计出独立的MPEG-4解码器打下了基础。此解码器可以嵌入到某些移动终端中,用于解码VPEG-4码流,如PDA、机顶盒和住宅网关等;还可以与相应的编码器配套用于远程监控中。

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

9月2日消息,不造车的华为或将催生出更大的独角兽公司,随着阿维塔和赛力斯的入局,华为引望愈发显得引人瞩目。

关键字: 阿维塔 塞力斯 华为

加利福尼亚州圣克拉拉县2024年8月30日 /美通社/ -- 数字化转型技术解决方案公司Trianz今天宣布,该公司与Amazon Web Services (AWS)签订了...

关键字: AWS AN BSP 数字化

伦敦2024年8月29日 /美通社/ -- 英国汽车技术公司SODA.Auto推出其旗舰产品SODA V,这是全球首款涵盖汽车工程师从创意到认证的所有需求的工具,可用于创建软件定义汽车。 SODA V工具的开发耗时1.5...

关键字: 汽车 人工智能 智能驱动 BSP

北京2024年8月28日 /美通社/ -- 越来越多用户希望企业业务能7×24不间断运行,同时企业却面临越来越多业务中断的风险,如企业系统复杂性的增加,频繁的功能更新和发布等。如何确保业务连续性,提升韧性,成...

关键字: 亚马逊 解密 控制平面 BSP

8月30日消息,据媒体报道,腾讯和网易近期正在缩减他们对日本游戏市场的投资。

关键字: 腾讯 编码器 CPU

8月28日消息,今天上午,2024中国国际大数据产业博览会开幕式在贵阳举行,华为董事、质量流程IT总裁陶景文发表了演讲。

关键字: 华为 12nm EDA 半导体

8月28日消息,在2024中国国际大数据产业博览会上,华为常务董事、华为云CEO张平安发表演讲称,数字世界的话语权最终是由生态的繁荣决定的。

关键字: 华为 12nm 手机 卫星通信

要点: 有效应对环境变化,经营业绩稳中有升 落实提质增效举措,毛利润率延续升势 战略布局成效显著,战新业务引领增长 以科技创新为引领,提升企业核心竞争力 坚持高质量发展策略,塑强核心竞争优势...

关键字: 通信 BSP 电信运营商 数字经济

北京2024年8月27日 /美通社/ -- 8月21日,由中央广播电视总台与中国电影电视技术学会联合牵头组建的NVI技术创新联盟在BIRTV2024超高清全产业链发展研讨会上宣布正式成立。 活动现场 NVI技术创新联...

关键字: VI 传输协议 音频 BSP

北京2024年8月27日 /美通社/ -- 在8月23日举办的2024年长三角生态绿色一体化发展示范区联合招商会上,软通动力信息技术(集团)股份有限公司(以下简称"软通动力")与长三角投资(上海)有限...

关键字: BSP 信息技术
关闭
关闭