基于DSP的分组件自动测试系统的硬件设计
扫描二维码
随时随地手机看文章
摘要：本文主要介绍了一种数字化仿真测试板的设计及其实现，在设计中使用了以太网总线,利用DSP和FPGA组合的方式,有效地满足了本测试系统速度快,可靠性高的要求。实验证明了该方案的实用性和有效性。
关键词：仿真测试板；分组件；数字信号处理器
1 引言
分组件测试系统是某型导弹总装厂飞行控制组件生产线上的一个重要测试设备，完成分组件的在模拟运行状态下的功能测试任务，确定分组件是否满足设计质量要求，给出测试结论和测试报告。
2 测试系统的总体框图
分组件测试系统是一个由工控计算机通过PCI总线控制的自动测试设备。根据系统的测试要求，本系统总体结构设计由测试机柜（含显示仪表、操作开关等）、测试主机、模拟信号隔离调理板、数字信号隔离驱动板、电源控制板、17`液晶显示器、打印机、电源、连接电缆、工装夹具等设备组成。
图1 测试系统总体框图
限于篇幅,本文中仅介绍其中自制的仿真测试板电路。原理框图如图2所示。
图2 仿真测试板原理框图
3 测试计算机硬件结构设计说明
对分组件的主要测试流程必须在8ms之内完成，对系统的测量速度具有极高的要求。系统主要从硬件和软件两个方面来保证测量速度要求。
首先采用基于PCI的总线结构，利用自制和采购的各种功能板卡来构造系统测试计算机；其次在系统结构设计上，尽量使测试任务分散化，使时间复用，从而达到快速测量的目的。
基于此原因，本系统设计采用CPU板，仿真测试板及各种功能板卡构成的测试计算机系统。其中以太网接口的仿真测试板由DSP TMS320F206为控制核心,在测试主机的控制和协调下可以相对独立地完成飞控计算机、脉冲发生器、一次性指令输入输出、挂架代码、中断测试等任务。其它测试任务由其它功能板卡来实现。此种硬件结构可大大提高系统地整体测量速度，满足系统的测量要求和时间要求。
4 DSP软件设计
DSP数字信号处理器采用TI公司的TMS320F206芯片，它做为与分组件进行数据通信的主要通路,负责对分组件的信号激励(写入)和数据采集(读出)，涉及到大部分的测试工作内容，其软件设计的好坏将影响到系统测试功能的良好实现，测试性能的提高及测试实时性的保障。
本测试程序是在TI公司的CC2000集成调试环境下开发，主要采用标准C开发，其中嵌有部分汇编程序，采用结构化编程，将整个测试流程分割成若干相对独立的模块，提高了程序的通用性，可读性和可靠性。整个程序的组成结构如图3所示：
图3 程序组成结构
主程序模块负责测试程序的调用，测试程序模块则负责完成各项具体的测试任务，上位机通信接口模块负责接收上位机发来的各种测试指令和参数，同时将测试的结果按规定的格式回送给上位机，中断处理模块处理上位机中断和分组件中断。
1) 主程序模块
主程序模块提供整个测试过程的框架，负责整个软件的初始化、程序调用、中断响应等功能，协调整个测试过程的运行。主程序的工作流程如图4所示。
图4 主程序流程图
2）中断模块
本系统共响应两类中断事件：
1．网络事件中断
2．遥测数据满中断
网络事件中断为RTL8019产生的中断信号，为了能及时响应上位机发送的网络数据，本系统将网络事件中断设置为不可屏蔽中断NMI，同时为了减少中断响应的时间，响应中断的程序只完成中断标志位的设置，中断事件所要处理的数据由主程序通过判断标志位做相应的处理。其中断流程图如图5。
图5网络中断流程图
遥测数据中断为可屏蔽中断，由FPGA根据遥测FIFO缓存溢出产生，由于遥测数据只有在某些测试项才需要进行读写，因此遥测中断默认状态处于关闭状态，主程序首先读取上位机发送的控制字判断是否开遥测中断，当有遥测中断产生时再读取遥测数据并发送至上位机。其中断流程图如图6。
图6遥测中断流程图
3） 测试程序模块
程序模块如图7。测试原理为：当收到UDP数据包后，先判断测试命令，然后进行相应测试,测试结束后将测试结果打包回送给上位机。
图7 测试程序流程图
5 系统调试与实验结果
下位机模块完成后，与上位机，信号调理驱动板和被测件进行了联调。经过耐心的工作，证明本系统在可靠性、速度、准确性方面均达到了设计要求，目前已投入使用。从而完全替代了以前的手工测试方法，避免了因手工测试时加激励的时间不当，先后次序的颠倒，激励的遗漏等因素所造成的实验数据无效。严格的程序流程使得测试任务顺利,高效地完成，提高了测试地可靠性。
参考文献
[1]苏涛，蔺丽华，卢光跃等著DSP实用技术西安电子科技大学出版社，2002
[2]TMS320F206 DSP Data Sheet,TI,1998
[3]葛良，基于TCP/IP的智能网络化监护仪器系统的研究，微计算机信息测控自动化2005第六期99页
下载文档
