基于LVDS技术的远端数据传输系统实现

1 LVDS技术及其优势

LVDS接口又称RS-644总线接口，是20世纪90年代出现的一种数据传输和接口技术。LVDS是一种小振幅差分信号技术，使用非常低的幅度信号(约350 mV)，它通过一对差分PCB走线或平衡电缆来传输数据。其单个信道传输速率可达到每秒数百兆比特。其特有的低振幅及恒流源驱动方式只产生极低的噪声，且其功耗非常小。其传输介质可以是铜质的PCB连线，也可以是平衡电缆。

LVDS技术和其它接口相比。有着很大的优势，主要表现在下面几个方面：

(1)高速率

由于LVDS逻辑状态间的电压变化仅为300mV，因而能非常快地改变状态，从而实现高速率。

(2)低功耗

随着工作频率的增加，LVDS的电源电流仍保持平坦，而CMOS和TTL技术的电源电流则会随频率增加而指数上升，这得益于使用恒流线路驱动器。LVDS的电流源可把输出电流限制到约3．5mA，同时也能限制跳变期间产生的任何尖峰电流。这样，在得到高达1．5 Gbps的高数据率的同时却不明显增加功耗。恒流驱动输出还能容忍传输线的短路或接地而不会产生热问题。由于LVDS降低了终端电阻压降，因此也降低了电路的总功耗。

(3)噪声性能好

LVDS产生的电磁干扰很低，这是因为采用了低电压摆幅、低边沿速率、奇模式差分信号、恒流驱动器的原因。其Icc尖峰只产生很低的辐射。通过减小电压摆幅和电流能量，LVDS可把场强减到了最小；其差分驱动器还引入了奇模式传输，即等量方向相反的电流分别在传输线上传输。以形成电流环路。从而使电流回路产生最低的电磁干扰；在差分信号的传输中，由于差分接收器只响应正负输入之差，因此当噪声同时出现在两个输入中时，其差分信号的幅度并不受影响。

(4)具有故障安全(fail-safe)特性

由于恒流式驱动不会对系统造成任何损害，所以，LVDS驱动器可以带电插拔。LVDS的另一特点是接收器的故障保护功能，LVDS接收器在内部提供了可靠性线路。故可保证在接收器输入悬空、短路以及接收器输入处于驱动器三态输出或驱动器供电终止等情况下的可靠输出(约定为“1”)，从而防止输出产生振荡。

(5)集成能力强

由于可在标准的CMOS工艺中实现高速LVDS，故采用LVDS模拟电路集成复杂的数字功能是非常有利的。

基于LVDS技术的众多优点。面向LVDS的电路模块越来越多。本文的LVDS串行器／解串器MAX9205／MAX9206就是其中最典型的一对器件。

2 MAX9205和MAX9206概述

MAX9205和MAX9206是美信公司推出的一组差分信号芯片组。其中MAX9205可将1O位并行COM数据或TTL数据转换成具有内嵌时钟的高速串行数据流；MAX9206则是可接收该串行数据流并将它们转换为并行数据的解串器。同时又可以重建并行时钟。该器件组进行数据转换采用的是内嵌时钟，这样就可有效的解决由于时钟与数据的不严格同步而制约高速传输的瓶颈问题。MAX9205／MAX9206的内部结构及应用方法如图1所示。

2．1 MAX9205和MAX9206的工作原理

MAX9205 LVDS串行器和MAX9206 LVDS解串器能够通过差分特性阻抗为100 Ω的串行点对点链路来传输高速数据。MAX9205和MAX9206的并行时钟频率范围为16～40 MHz。在数据转换的时候，串行器元件内部将自动加上两个数据位，即在并行送入的10位数据中加上一个起始位(1)和一个终止位(0)，这样，串行器输出就形成了一个12位的串行数据流，而解串器在接收数据的同时，则根据接收数据终止位和起始位之间的上升沿来恢复并行时钟频率。

2．2 MAX9205／MAX9206的工作模式

MAX9205和MAX9206具有初始化、同步模式、数据传输模式和节电模式这四种工作状态．现分别介绍如下：

(1)初始化

上电后，各个管脚的输出为高阻状态．之后启动锁相环工作并跟随本地时钟，一旦锁存时钟信号后，就可以准备发送数据信号。

(2)同步模式

MAX9205具有两个同步模式选择位SYNC1和SYNC2，初始化之后就可以根据这两位的状态来决定芯片是进行同步模式还是数据传输模式。当两者之中有一个管脚持续6个周期的高状态后．芯片就会传输1024个周期的同步信号。同步信号是由6个连续的0和6个连续的1组成的串行数据流。

(3)数据传输模式

初始化完成后，若同步管脚都为0。则进行数据传输。此时串行器用TCLK端选通输入数据并存入10位输入锁存器。发送时从中取出数据，再加上作为内嵌时钟的起始位(1)和终止位(0)各一位，将总共12位数据顺序发送至串行差分端口，然后由解串器将接收到的串行数据转换为10位并行数据并存入输出锁存器，同时从内嵌时钟中恢复并重建并行时钟，并以此时钟来选通输出锁存器及输出数据。

(4)节电模式

串行器和解串器均可以工作在节电模式。当没有数据传输时，可以通过设置管脚pwden将芯片置于节电模式。这时锁相环停止工作，输出为三态，电流也降低到几个毫安。

3 远端高速数据传输系统的实现

在高速远端数据传输中，信号的传输质量是整个系统功效的一个测试标准，由于高频率信号的变换较快，加上外部噪声和传输线路的衰减以及器件本身的限制等影响，高速数据系统的设计一直是工程上的一个难题。综合考虑这些因素，本系统采用串行器／解串器的方法来进行数据的传输设计。

3．1 系统工作流程

本设计是一个远端显示的系统设计，要求将接收并处理过的数据在远端显示出来。其具体过程是使发射系统每3 600μs发送一帧数据，由数据采集系统对外部信号进行A／D采样．再送入DSP中进行信号处理以得到信号的某些特征。然后由DSP将处理过的信息发送给FPGA．这些处理过的数据是6000个八位的视频数据，速率为2MB／s。FPGA先将接收到的数据存储在双口RAM中。然后从双口RAM中将数据送入串行器。并通过串行器将信号发送给传输线，远端的接收系统再通过解串器进行一个反过程以将信号恢复为八位并行数据，最后送给显示系统。其总体流程如图2所示。

3．2 数据发送及接收的实现

数据的采集及处理主要是根据具体的系统要求来获取信号的某些特征。这里着重介绍了信号的发送和接收部分以及其中用到的LVDS技术。

传统的高速信号送入双绞线路进行远端传输的主要是利用软件方法将并行信号转换为串行信号，然后经过差分芯片将这种单路信号转换为两路信号，再送入双绞线路进行传输，最后在接收端将接收到的信号采用软件将串行转换为并行。这种方法结构简单，软件设计也较为容易。但是，这种方法存在数据和时钟的同步问题，即在接收端很难提取到时钟信号。从而会导致传输的失败。基于此，设计时可选择串行器解串器的方法，即采用元件的内嵌时钟来自动恢复。实践证明：这种方法的确能够很好的恢复发送端的信号。发送过程和接收过程的流程图如图3所示。

目前串行器解串器产品发展十分迅速．有些产品已经突破700 Mbps的传输速率。因此，对于更高传输要求的系统设计．这种方法不失为一种很好的解决方案。

3．3 设计中应注意的问题

由于MAX9205／MAX9206工作频率较高，可以实现160～400 Mbps的数据传输率，因此。其应用要求也比较严格。下面是在系统设计和应用过程中需要注意的问题：

(1)由于串行器和解串器都存在两种电平信号(TTL乘LVDS)，所以在电路板设计过程中，推荐将这两种电平信号放置在不同的层面进行走线，并在中间用电源层或地层隔开，以防两种电平信号之间出现干扰。

(2)由于信号的频率较高，所以LVDS信号走线要尽量短，并且两路差分信号走线距离要尽量相等，以防两路信号存在相位差异。减小信号的传输误差。

(3)系统的时钟信号要求比较严格，MAX9205要求时钟的抖动最大为150 ps，时钟转换时间最大为6 ns，因此，在器件的选择以及时钟线的走线上要谨慎处理。尽量保证时钟信号的质量。

(4)串行器和解串器的应用有严格要求，阻抗匹配问题也要注意，以保证接收端能够接收到正确的信号。

(5)双绞线传输媒介的平衡性也是决定信号质量的一个重要因素。

4 结束语

LVDS技术是一种低摆幅的电压差分信号，由于其抗噪声能力较强、功耗较低，目前LVDS技术能在广泛的应用领域里解决高速数据传输问题。近年来，随着体系结构技术和半导体工艺的发展，IC芯片上的时钟频率提高很快。但这也对芯片、电路底版、机箱以及机柜之间的互连速度提出了更迫切的要求。现代高性能微处理器的速度已经突破了1 GHz，芯片间的传输速率也达到了几百兆赫兹。但是，常规的CMOS和TTL由于自身的电路特性和信号特点。很难在芯片外进行200 MHz以上的信号传输。因此，大多数的微处理器的外部工作频率都降低到内部的一半，甚至更低。这就大大限制了微处理器高速性能的发挥。对于这个问题，LVDS技术也可作为一个有效的解决方法。因此，LVDS技术必将具有广泛的应用前景。基于LVDS技术电路的模块也必将得到更广泛的应用。