基于SOPC的低电压电泳芯片系统平台设计

　　1 　引　言

　　生物芯片的控制、检测与分析是生物芯片技术中的重要组成部分，最早的应用起源于毛细管电泳芯片的检测，其目的是实现基因片段的分离。从电泳芯片的研究现状可以看出，目前研究主要是将毛细管电泳技术移植到以玻璃、硅、有机物等材料为基片的芯片中。利用电泳系统较短的分离沟道和良好的散热特性，在较高的场强下完成快速、高效的分离分析。但由于其工作电压高（一般在几千伏左右）、体积较大、进样、分离、检测多为分离组装式，实验室局限性强，不适应在芯片上完成化学反应及检测、分析的发展。为此近年来，设计开发低电压、便携式、高集成度的生物芯片控制与检测系统一直以来是研究人员研究的热点[1-4]。本文着重讨论了基于Altera公司FPGA的嵌入式处理器NiosII内核及SOPC软、硬件设计技术在低电压毛细管电泳芯片 (Low Voltage Integrated Capillary Electrophoresis Chip, LVICEC)控制与采集系统中的应用。

　　2 LVICEC运动梯度电势控制原理

　　毛细管电泳芯片通常以玻璃、石英、硅、塑料等为基质，运用MEMS加工技术刻蚀出直径为微米级的通道网络，在这些网络中，以电场为驱动力，根据不同离子、分子、以及细胞在电场作用下运动速度的不同，对混合物(离子、分子、细胞等)实现分离。通常采用的电泳电压为高电压，如Jacobson等所采用的 35KV/cm。较高的分离电压制约了电泳芯片向集成化、便携式、低成本的方向发展[5]。而低电压分离的思想在于，在电泳分离的通道上，按一定控制算法，分段、运动式交替施加分离电压，在较短长度的分离通道上采用低电压供电方式得到较高电场分布，其控制原理及运动模型见图1所示。

　　设分离电压为Ｖ，初始分离间距为2a， 分别为第j 次所加的场强、循环次数、电压施加的时间及第j次分离完成后的总分离长度。分离过程中，首先在分离电极阵列1，3之间施加电压Ｖ(E1＝V/2a),驱动样品组分向正方向运动，在恒定的时间t1段内，以恒定的电场强度E1将电压V施加在2，4分离电极阵列之间，依次类推，直至以t1和E1为控制时间和分离场强的第1阶段的循环次数c1结束，然后增加电压所施加的长度E2＝V/3a进入控制时间为t2分离场强为E2循环次数为c2的第2阶段，如此递推，在分离通道上分段、交替循环地施加分离电压，从而形成运动的梯度电势完成样品组分的分离。

图1 低电压毛细管电泳芯片控制原理及运动模型示意图

　　3 低电压电泳芯片系统硬件平台的设计

　　3.1 系统硬件的设计方案

　　系统的设计思想是先通过负压进样后，在低电压运动控制器的作用下，分段、交替输出分离电压到分离电极上，形成一定的运动梯度电场，待分离组分在梯度电场的作用下，呈现出不同的分离速率，后经检测器处的信号采集电路，在NIOSII处理器的控制下将电泳信号保存到存储器中，通过一定的信息输出方式，最终将电泳信号传到PC机中，进行后续的电泳图谱分析与处理。基于SOPC的低电压电泳芯片控制与采集硬件系统主要由低电压电泳芯片、负压进样控制电路、低电压运动电压控制模块、电泳信号采集及处理电路模块、SDRAM存储器、闪速存储器flash、操作控制输入电路、信息输出电路等部分组成。

　　基于SOPC 的低电压电泳芯片系统平台硬件的总体设计方案如图2所示。

图2 系统总体设计框图

　　低电压毛细管电泳芯片采用MEMS加工技术，在ITO玻璃基片上经清洗、烘干、正胶光刻ITO图形、湿法腐蚀ITO薄膜、去胶、清洗、烘干等工艺后形成低电压微电极阵列及电导检测器，在玻璃盖片上经清洗、烘干、负胶光刻、湿法腐蚀、去胶、清洗、烘干等工艺后形成缓冲池、进样沟道以及分离沟道，最后经玻-玻键合制备而成。[!--empirenews.page--]

　　待分离组分在协处理器CPU2、负压进样、运动电压控制等电路模块作用下，经进样通道、分离通道到达电导检测处，在电泳信号采集电路的采集下，送到主处理器CPU1处理器，CPU1处理后，发送相应控制命令到协处理器CPU2以及通过信号输出模块将电泳信号送到PC机。协处理器CPU2得到命令后，对进样、运动电压控制等模块进行相应控制，实现进样、运动电压控制输出以及操作控制数据的通信等基本操作。而主处理器CPU1及其电泳信号采集及处理模块则实现基于Avalon流模式的高速信号采集、电泳信号预处理子以及上、下位机数据通讯处理等。在系统中SDRAM用于存放临时数据, 闪速存储器flash 用于存放固定数据和程序，操作控制输入电路则用来实现对系统的控制。
 　　系统硬件设计中,采用SOPC Builder配置生成片上系统。SOPC Builder是功能强大的基于图形界面的片上系统定义和定制工具。SOPC Builder库包括处理器和大量的IP核及外设。根据应用的需要, 本系统选用NiosII/f Processor*2、JTAG、UART、On-Chip-Memory、DMA、Interval timer、Parallel PIO、Avalon Tri-State Bridge、SDRAM controller*2，由宏块生成的片上双口ARM以及自己定义的运动电压控制IP和基于Avalon流模式的电泳信号采集IP接口等。对这些模块配置完成后,使用SOPC Builder进行系统生成。SOPC Builder自动产生每个模块的HDL 文件,同时自动产生一些必要的仲裁逻辑,协调系统中各部件的工作。

　　3.2 系统硬件模块的设计

　　3.2.1 低电压运动控制模块设计

　　低电压运动控制模块主要由CPU2来控制，其主要功能是对64路电极对供电电源施加的次序进行控制，其实质就是CPU1检测电泳信号后，发送相应标志控制字到CPU2，CPU2依据标志控制字实现对由8片MAX306多路模拟开关阵列进行地址译码，而后将电极供电电压加到相应的正负电极对上。其低电压运动控制模块硬件电路结构图见图3所示，其中D0~D7与EN0~EN7分别是电极模拟开关阵列地址选择及片选使能控制。

图3 低电压运动控制模块硬件电路结构图

　　3.2.2 基于Avalon流模式的电泳信号采集控制器设计

　　本系统，设计了图4所示基于Avalon流模式电泳信号采集控制器的硬件接口。该控制器由电泳信号采集控制接口；FIFO存储器（利用FPGA中的宏块生成）；Avalon Streaming Port接口3部分组成，其中电泳信号采集控制接口实现前级电泳信号调理电路中的高速16位ADC（MAX195）与FIFO之间的逻辑控制；FIFO实现输出的高速数据流与外部总线接口的传输速度匹配；Avalon Streaming Port接口实现FIFO输出与Avalon总线的无缝连接。

图4 基于Avalon流模式电泳信号采集控制器IP核的硬件结构图

　　3.2.3 主从结构的CPU架构[!--empirenews.page--]

　　如图1所示，在一片CyclonII 2C35 FPGA中，采用SOPC Builder构建主从双CPU架构的系统，其中CPU1作主控,负责电泳信号的数据采集、处理及任务分配；CPU2作协处理，负责低电压电泳芯片进样控制电路、分离电压控制。主控CPU1采集电泳信号后，将部分数据，如是进样还是分离、是否结束、电压是否施加到下一电极对等标志发送给从CPU2处理, 然后由CPU2再控制相应地控制电路，最终实现电极施加电压位置与待分离组分运动范围保持一致。这种结构由于CPU1和CPU2各自控制一部分电路模块，且主、从CPU交换的数据较少，有利于保障整个系统的高速采集与控制处理。主从CPU之间数据交换通过内嵌的双口RAM来实现。若主、从CPU数据交换多且频繁，一般不采用此种主从结构[6-7]，可采用流水线结构，无论怎样的架构，系统都可在不改变硬件的条件下，通过软件更新就可实现双CPU架构的改变。

　　4 系统软件的设计

　　本系统的软件设计，主要包括：基于SOPC Builder定制的低电压运动控制模块设计，基于Avalon流模式电泳信号采集IP核设计，负压进样控制模块设计、片上系统集成开发软件设计、片上系统与PC机之间的通讯设计以及上位机电泳谱分析分析软件等组成。其中，上位机开发软件为C++ Builder。由于篇幅有限，本文仅给出低电压运动控制控制流程图以及毛细管电泳芯片采集与控制软件结构图，分别见图5，图6所示。

图5 低电压运动控制流程图

图6 毛细管电泳芯片采集与控制软件结构图

　　5 结　论

　　本文提出了一种基于SOPC的低电压毛细管电泳芯片采集与控制的实现方法。通过在Altera的CyclonII FPGA中利用SOPC Builder库中的NiosII软核处理器，基本IP核以及自定制IP核，能灵活快速地搭建真正意义上属于自己的采集与控制SOPC系统，缩短开发周期；通过内嵌于FPGA内部的NIOSII软核处理器,能灵活方便地实现多处理器并行处理结构，保证系统高速处理；采用单芯片实现片上系统使系统解决方案更可靠、更廉价、更简洁；通过定制指令,利用FPGA多个并行处理单元, 使得在某些方面的处理能力大大超过硬核处理器，如DSP处理器；该方案由于采用SOPC技术能通过软件的不断更新实现系统硬件以及软件的升级与换代。

　　本文作者的创新点：将SOPC技术应用于生物芯片的控制与检测，在硬件不变的条件下，通过软件更新就可对整个系统进行升级换代，特别适合生物芯片技术前期开发以及探索性研究。