当前位置:首页 > 电源 > 数字电源
[导读] 0引言  测频和测脉宽现在有多种方法。通常基于MCU的信号参数测量,由于其MCU工作频率很低,所以能够达到的精度也比较低,而基于AD10200和FPGA的时域测量精度往往可达10 ns,频率测量精度在100 kHz以内。适应信号

 0引言

  测频和测脉宽现在有多种方法。通常基于MCU的信号参数测量,由于其MCU工作频率很低,所以能够达到的精度也比较低,而基于AD10200和FPGA的时域测量精度往往可达10 ns,频率测量精度在100 kHz以内。适应信号的脉宽范围在100 ns~1 ms之间;重复周期在0.05~100ms:频率在0.1 Hz~50 MHz。

  AD10200是高速采样芯片,其中内嵌变压器,因此采样电路外部不再需要变压器,使得电路设计更为简单;最低采样速率为105 MSPS,具有3.3 V或者5 V CMOS兼容输出电平,双通道12位采样,补码形式输出,每个通道功耗为0.850W。通常可应用于雷达中频信号接收机、相位组接收机、通信接收机、GPS抗干扰接收机等。

  StratixⅡ是Altera公司的中高端主流产品,该产品采用1.2 V、90 nm、9层信号走线,全铜SRAM工艺制造。StratixⅡ内嵌RAM块、DSP块、锁相环(PLL)和外部存储器接口,同时,StratixⅡ也增加了全新的逻辑结构一自适应逻辑模块(ALM),因而增加了动态相位对准(DPA)电路和对新的外部存储器接口的支持。AD芯片可以稳定工作在100 MHz,FPGA速度可高达几百MHz,故可保证系统的测量精度。

  1测量原理

  1.1时域测量原理

  时域测量包括脉宽(PW)测量和脉冲重复周期(Pri)测量,时域测量在FPGA中可利用数字化技术实现。AD的两路输入为两路正交中频信号。经过Cordic算法,即幅相解算之后获得幅度和相位信息,其中利用幅度信息测得时域参数,其原理图如图1所示。

  当脉冲信号进入FPGA后,将首先进行门限判定,以将不规则的脉冲信号进行整形并变为规则的脉冲信号。整形后,在脉冲信号上升沿启动脉宽计数器和重复周期计数器,而在该脉冲信号的下降沿锁存脉宽计数器并且在下个脉冲信号上升沿锁存重复周期计数器;由此即可得到脉宽和重复周期的量化值N和M,然后再通过工作时钟的计算,就可得出脉宽和重复周期。[!--empirenews.page--]

  1.2频域参数测量

  频域参数测量可由两路正交信号所携带的相位信息得到。对于输入正交采样I、Q两路序列,则可通过求反正切得到角度序列θ(n)=arctg(I(n/Q(n),但此时得到的角度序列是周期性分布在(0,2π)之间的,因此需对此角度进行解模糊,可将角度序列解为递增直线,然后按照如下公式进行解模糊,并得到新的角度序列φ(n):

  通过以上公式可以准确计算出脉内信号频率,从而达到测频的目的。

  2系统硬件电路设计

  基于AD10200和FPGA芯片EP2S30F48414的脉冲信号测量系统的硬件电路原理如图2所示。此系统的输入信号要求为两路正交信号,正交信号在基带数字信号处理中经常要用到,它可以通过多种方法来实现,如模拟器件下变频或者是数字正交下变频等技术。IQ两路正交信号的特点为幅度相仿,相位相差90度。AD采样芯片负责将模拟信号转换为数字信号;电源芯片用于为AD、FPGA和MAX232供电;晶振用于提供工作时钟,选择24.576 MHz晶振的原因是因为FPGA与计算机串口通信时还要实现一个模拟串口,而选用24.576 MHz可以刚好模拟出9600 bit/s的波特率,从而可减少误码率:外部复位可为FPGA提供外部复位信号。[!--empirenews.page--]

   MAX232是一个常用的电平转换芯片,可以将FPGA输出的LVTTL 3.3 V电平转换为串口电平,以便被计算机UART口所识别和接收。由以上芯片组成的系统工作频率为100 MHz,可实现快速、高精度地脉宽和频率测量。其中采样芯片和FPGA的硬件连接图如图3所示。

  3FPGA软件设计

  本系统中的时域参数测量和频域参数测量工作由FPGA担任,其输入为正交信号两路序列,输出分别为脉宽(PW)、重复周期(Pri)和频率(f)。FPGA中的数字信号处理流程如图4所示。

  图中,I(n)和Q(n)为两路正交信号序列;A (n)为幅度信息序列;为相位信息序列。

  两路正交信号I(n)和Q(n) 序列经过幅相解算后,即可得到幅度序列和相位序列。对于幅度序列,经过低通滤波和归一化,可得到规则脉冲,再按时域参数测量原理得到PW和Pri;对于相位序列,按照频率测量原理可得到频率f;然后将PW、Pri及f值存人双口RAM,再将所存数据通过模拟串口从FPGA的通用I/O口传出,经MAX232电平转换后输入到计算机串口中,最后通过上位机显示出来,以实现人机通信。

  4结束语

  本系统的输入信号要求为正交信号,通常可用于通信和雷达信号的后端数字信号处理。本系统采用相位差分算法来计算频率,运算简单,FPGA速度可以优化到200 M本系统利用了采样芯片和FPGA的高速性,从而实现了很高的测量精度和实时检测的目的;由于采用模拟串口进行传输,故其抗干扰性能较好。

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

9月2日消息,不造车的华为或将催生出更大的独角兽公司,随着阿维塔和赛力斯的入局,华为引望愈发显得引人瞩目。

关键字: 阿维塔 塞力斯 华为

加利福尼亚州圣克拉拉县2024年8月30日 /美通社/ -- 数字化转型技术解决方案公司Trianz今天宣布,该公司与Amazon Web Services (AWS)签订了...

关键字: AWS AN BSP 数字化

伦敦2024年8月29日 /美通社/ -- 英国汽车技术公司SODA.Auto推出其旗舰产品SODA V,这是全球首款涵盖汽车工程师从创意到认证的所有需求的工具,可用于创建软件定义汽车。 SODA V工具的开发耗时1.5...

关键字: 汽车 人工智能 智能驱动 BSP

北京2024年8月28日 /美通社/ -- 越来越多用户希望企业业务能7×24不间断运行,同时企业却面临越来越多业务中断的风险,如企业系统复杂性的增加,频繁的功能更新和发布等。如何确保业务连续性,提升韧性,成...

关键字: 亚马逊 解密 控制平面 BSP

8月30日消息,据媒体报道,腾讯和网易近期正在缩减他们对日本游戏市场的投资。

关键字: 腾讯 编码器 CPU

8月28日消息,今天上午,2024中国国际大数据产业博览会开幕式在贵阳举行,华为董事、质量流程IT总裁陶景文发表了演讲。

关键字: 华为 12nm EDA 半导体

8月28日消息,在2024中国国际大数据产业博览会上,华为常务董事、华为云CEO张平安发表演讲称,数字世界的话语权最终是由生态的繁荣决定的。

关键字: 华为 12nm 手机 卫星通信

要点: 有效应对环境变化,经营业绩稳中有升 落实提质增效举措,毛利润率延续升势 战略布局成效显著,战新业务引领增长 以科技创新为引领,提升企业核心竞争力 坚持高质量发展策略,塑强核心竞争优势...

关键字: 通信 BSP 电信运营商 数字经济

北京2024年8月27日 /美通社/ -- 8月21日,由中央广播电视总台与中国电影电视技术学会联合牵头组建的NVI技术创新联盟在BIRTV2024超高清全产业链发展研讨会上宣布正式成立。 活动现场 NVI技术创新联...

关键字: VI 传输协议 音频 BSP

北京2024年8月27日 /美通社/ -- 在8月23日举办的2024年长三角生态绿色一体化发展示范区联合招商会上,软通动力信息技术(集团)股份有限公司(以下简称"软通动力")与长三角投资(上海)有限...

关键字: BSP 信息技术
关闭
关闭