基于HSP50214B的侦察接收机数字解调模块设计

摘要：介绍数字下变频器HSP50214B的内部结构，设计一种数字解调分析模块，利用HSP50214B同HSP50210的配合，通过软件控制实现对不同调制样式信号的解调分析。
关键词：HSP50214B；数字下变频(DDC)；解调；设计

1 引言
    新型通信对抗装备的侦察接收机多数通过软件无线电技术实现，从而大大提高系统的灵活性。超高速A／D采样器为实现完全数字化的软件无线电技术提供可能，但也给后续数字信号处理器处理速度提出过高要求。因此，通信侦察接收机需先将数字化信号经专用数字下变频器(DDC)完成信号的下变频和抽样处理，再传送至主处理器进行信号处理和结果分析，这里选用HSP50214B作为专用数字下变频器。

2 HSP50214B的内部结构
    HSP50214B型可编程数字下变频器可进一步降低数字信号的载波频率，甚至降到基带；该器件可对输入的数字信号进行抽取，在允许限度内降低数据量，利于后续信号处理实时有效，且功能强大。
    HSP50214B数字下变频器的结构框图如图1所示。且功能模块：
    (1)输入部分 其中电平检测单元选取一定长度的数据，比较并积累该段数据的绝对值与预设置门限电平的误差，该误差积累量可由外部接口读出，进行外部自动增益控制；
    (2)载波数控振荡器 该模块输出具有一定频率和初始相位的正弦和余弦两路信号，实现对输入信号的正交混频，产生I／Q通道数据；
    (3)滤波抽取组 CIC级联抽取器、HB滤波抽取组、255阶FIR滤波器共同组成抽取／低通滤波器，实现低通滤波和数据抽取功能；重采样数控振荡器进行分数倍采样的转换，使整个抽取系统的输出速率能够满足特殊场合的要求；
    (4)增益控制部分 AGC环路为内部增益控制，通过检测DDC幅度输出和预设门限之间的误差，对FIR滤波器的输出进行增益调整，以提高小信号的增益并减少多级抽取造成的幅度衰减；
    (5)坐标变换 直坐标到极坐标转换器和数字鉴频器共同完成对各类幅度调制、频率调制和相位调制的解调；
    (6)输出部分 且有直接串行输出、直接并行输出和先入先出(FIFO)3种输出方式，可提供同相分量、正交分量、瞬时幅度、瞬时相位和瞬时频率等5种输出数据类型，用户可根据所需解调信号的调制方式选择合适的输出格式和方式。
    (7)控制接口 通过接口数据总线C[7:0]、地址总线A[2:0]和读／写信号实现控制字及相应参数的写入和内部寄存器内容及状态信息的读取。

[!--empirenews.page--]

3 数字解调模块原理
    侦察接收机中实现数字中频滤波技术，数字下变频器是关键部分，它将中频信号搬移到基带为后续信号处理做准备，并同其他器件构成数字解调模块，图2为其原理框图。

    中频信号经放大器、带通抗混叠滤波器、模拟AGC等预处理过程。再送至A／D采样器进行中频带通采样，采样信号通过HSP50214B实现数字下变频和抽取，同时利用HSP50210提取相干载波、码元同步信号和载波跟踪情况指示，实现载波同步和码元同步，最后将抽取信号送至FPGA进行数字信号处理，解调输出结果。整个模块在FPGA的控制下实现数字下变频、码速变换、信道化、时钟回恢复、解调、解扩等功能。HSP50210可编程数字科斯塔斯环专用电路，其时钟处理速率达52 MHz；FPGA采用Xilinx公司的VIRrrEX4系列器件XC4VSX55实现其所有功能，该器件具有24 576个逻辑单元，内含丰富的存储单元(共5 760 Kbit)，具有用于多种运算的IP核，特别适用于实现高速信号处理，其并行处理性能优于传统的DSP处理器。

4 HSP50214B的电路设计及接口配置
    同HSP50214B直接相连器件的主要有：AD9245、HSP50210和XC4VSX55。图3为数字下变频器HSP50214B的主要接口电路。

    经前端预处理的模拟中频信号(IF信号)传送至A／D采样器进行采样。A／D采样器采用AD9245，其输出为14位，最高采样速率可达80 MHz，输入范围大，功耗小，性价比较高。由于HSP50214B的输入为14位，因此将AD9245的14位输出接到HSP50214B的14位输入即可。HSP50214B的CLKIN引脚与AD9245的时钟相连。每个CLKIN信号到达就对其输入数据采样1次。CLKIN的时钟信号可达65 MHz，PROCLK时钟是混频后的处理时钟，最高不能超过CLKIN时钟。
    将HSP50214B设置为并行直接输出模式，输出的数据是I、Q两路正交分量，16位并口OUTA [15:0]输出同相分量，OUTB[15:0]输出正交分量。由于HSP50210只有10位输入，取HSP50214B的高10位输出数据OUTA[15:6]、OUTB[15:6]分别接入HSP50210的输入端口IIN[9:0]、QIN[9:0]。NSP50214B的DATARDY引脚与HSP50210的SYNC引脚相连，当OUTA端口有新的数据产生时，HSP50210响应DATARDY同步信号，分时并行接收数据，依次在下变频器的OUTA和OUTB两个输出端处接收同相与正交分量。数据的读取、写入、寄存器选择等控制信号通过FPGA电路控制，WR和RD用于控制其读写控制字的控制信号，通过FPGA的嵌入式PoweiPC发出并送入其端口：8位控制接口数据总线C[7:0]接P00～P07，3位寄存器地址线A[2:0]接P12～P10。[!--empirenews.page--]
    由于载波跟踪误差(COF)利用同步信号COFSYNC串行送至HSP50214B的载波数控振荡器，码元跟踪误差(SOF)利用同步信号SOFSYNC串行传送至HSP50214B的重采样数控振荡器，所以HSP50214B和HSP50210必须采用统一时钟才能保证同步传送数据的可靠。AD9245、HSP50214B的CLKIN和PROCLK以及HSP50210的CLK引脚都接50 MHz的时钟。系统对时序要求非常高，HSP50210反馈到HSP50214B的载波同步信号COF和码元同步信号SOF以及它们的同步信号COFSYNC／SOFSYNC要有统一的时序，其信号送入的时序如图4所示。

5 HSP50214B控制字的设计
    模块上电时，嵌入式PowerPC根据对应的初始化参数(输入信号的波特率和模式)提取数据空间中的相应参数，再配合片选信号和读写控制信号，将参数分别写入hSP50214B和HSP50210中。HSP50214B和HSP50210控制字的写入流程是一致的，这里只详细说明HSP50214B控制字的写入过程。
    HSP50214B共有256个32位的控制字寄存器，其偏移地址是000H～0FFH，控制字决定各功能模块的参数设置，如载波中心频率、滤波器阶数、255阶FIR滤波器系数、抽取因子、输出格式与方式的选择等。用户通过控制接口可写入控制字，也可读取某些内部寄存器的内容及状态信息，如电平检测是否完成等。HSP50214B内有5个保持寄存器，其的内容由地址线A[2:0]和数据线C[7:0]决定。HSP50214B的控制字都是32位，每次只能通过数据线接口C[7:0]写入8位控制字，需通过地址线A(2:0)选择写入控制字的高低位，连续写4次。图5为其加载时序。

    对控制字写操作的步骤为：
    (1)按照字节由低到高的顺序，把32位控制字分为4组，每组8位数据，在每次写选通信号的上升沿到来时，依次把4组数据装载到HSP50214B主控制器的相应位，对应的地址用二进制表示，分别为：000，001，010，011(000：保持寄存器1；001：保持寄存器2；0lO：保持寄存器3；01l：保持寄存器4)；
    (2)在写选通()信号的第5个上升沿到来时，将主控制器中接收的数据装入目标寄存器中并锁存，此时，装载目标寄存器的地址到100，即A(2:0)=100；
    (3)写完1个控制字后，必须等待4个处理时钟才能写下一个控制字，以保证数据装载成功，因为只有控制字被正确写入，HSP50214B参数选择合理，解调的信号才不会产生严重失真。

6 测试分析
    实际应用中，可根据侦察接收机接收信号类型的需求设置各寄存器的参数，包括CIC、AGC、串并口、输出格式、滤波器的系数等，实现灵活的下变频设置，可对不同调制方式信号实现灵活解调分析，具有适应性强、软件升级方便等优点。经硬件仿真测试，所得结果符合理论计算值，对输入BPSK和QPSK通信信号解调误码率都非常低，可满足高端侦察接收机高性能信号处理的要求。

7 结束语
    HSP50214B数字下变频器具有结构的开放性、软件的可编程性以及功能的多样性等特点，在军事和民用数字接收机中都有巨大的应用潜力，该器件可使接收机系统具有良好的灵活性及可扩展性。