基于FPGA+DSP+ARM的数据传送总线变换器

时间：2010-08-31 01:53:45

手机看文章

扫描二维码
随时随地手机看文章

[导读] 摘要：介绍了基于FPGA+DSP+ARM的数据传送总线变换器的整体设计及ARM、DSP和FPGA的器件选型，详细描述了ARM与DSP、DSP与FPGA的接口电路设计，给出了系统软件结构设计,详细描述了HPI驱动程序的实现过程。　　在

摘要：介绍了基于FPGA+DSP+ARM的数据传送总线变换器的整体设计及ARM、DSP和FPGA的器件选型，详细描述了ARM与DSP、DSP与FPGA的接口电路设计，给出了系统软件结构设计,详细描述了HPI驱动程序的实现过程。

　　在飞控组件测试时，由于被测系统与上位机有一定距离，如果直接把遥测并行数据传送到上位机，将会出现数据信号的衰减和信号延时问题，有可能使信号时序错位，从而达不到系统测试的要求。为此，需要研制一种数据传送总线变换器，用来完成被测数据无失真的、实时的、远距离与上位机的通信，并能接收上位机的控制指令，实现工作状态的远程交互。

　　1 数据传送总线变换器的整体设计

　　综合考虑到测试系统实时性和可靠性的要求，选择以太网口作为数据传送总线变换器与上位机的数据转发接口，以高速串口作为控制口，采用FPGA+DSP+ARM的架构作为实时信息处理平台。

　　数据传送总线变换器的系统框图如图1所示。其中，FPGA作为数据预处理器，完成并行数据到串行数据的转换等数据预处理任务；DSP读取FPGA处理后的数据并完成数据压缩的任务；ARM作为中央处理控制器，主要完成从DSP系统中读取已经编码好的数据并通过以太网口完成与上位机的实时通信任务。上位机按照数据传输协议、产品的数据遥测协议解调出各类物理变量，记录并存储。测试人员通过上位机完成工作状态的远程控制与各种信息交互任务。

　　在该系统中采用了FPGA+DSP+ARM的高端架构，但是衡量一个系统的整体性能不仅要看所使用的器件和所完成的功能，还要看各个器件之间的接口形式。在FPGA+DSP+ARM的信息处理平台上，三者之间的接口形式将决定整个系统的性能。为满足实时的信号处理任务，在选择DSP芯片时，不仅要考虑DSP芯片的处理速度，还要考虑DSP芯片与FPGA、ARM的接口能力，选择带有EMIF和HPI接口的DSP使其与FPGA、ARM无缝连接成为该系统设计的关键一环。

　　2 器件选型

　　在该数据传送总线变换器中，FPGA选用Xilinx公司最新推出的低成本现场可编程门阵列Spartan-3E 系列中的XC3S500E。XC3S500E包含有20个Block RAM，每个RAM块中的18 KB的模块存储器，是完全同步、真正的双端存储器。用户可独立地从每个端口读出或向每个端口写入（但同一地址不能同时进行读和写）。另外，每个端口都有一个独立的时钟，对每个端口的数据宽度都可以独立进行配置。

　　ARM芯片选用Samsung公司的S3C4510B。S3C4510B是基于以太网应用系统的高性价比16/32 bit RISC微控制器，内含一个由ARM公司设计的16/32 bit ARM7TDMI RISC处理器核。除了ARM7TDMI核以外，S3C4510B还有许多重要的片内外围功能模块，其中就有一个以太网控制器，用于S3C4510B系统与其他设备的网络通信。

　　DSP芯片选用TI公司的TMS320C6416。TMS320C6416是TI公司推出的高速定点DSP，它拥有处理能力强大的CPU、高达1 MB的RAM、丰富的外设接口。外设包括CPU访问外围设备提供无缝接口的灵活的外部存储器接口EMIFA和EMIFB，一个使得DSP很容易通过PCI接口无缝连接到一个具有PCI功能的外部主CPU上的PCI接口，一个16/32 bit宽的异步并行接口HPI（和PCI共用相同的引脚），一个提供64 bit数据通道访问的增强型EDMA等。其高速的处理速度满足系统的实时性要求，并能实现与多种外设无缝连接。[!--empirenews.page--]

　　3 硬件设计

　　3.1 ARM与DSP的接口电路

　　3.1.1 DSP TMS320C6416 HPI描述

　　TMS320C6416集成有一个16/32 bit宽主机接口HPI，HPI通过复位时的自举和器件配置引脚HD5选择采用HPI16还是HPI32。HPI具有两条地址线HCNTRL[1:0]，负责对HPI的内部寄存器进行寻址。HPI只有3个32 bit内部寄存器，分别是控制寄存器HPIC、地址寄存器HPIA和数据寄存器HPID。用户只需对上述3个寄存器进行相应的读写操作，就能完成对DSP内存空间的访问。

　　3.1.2 S3C4510B与TMS320C6416的接口电路

　　由于S3C4510B中没有完全符合TMS320C6416 HPI接口时序的外部接口可以直接使用，因此选用S3C4510B中时序最接近HPI接口时序的外部I/O接口与TMS320-

　　C6416进行连接。TMS320C6416与S3C4510B接口电路如图2所示。TMS320C6416与S3C4510B通过单独的32 bit数据线HD0~HD31和8条控制线进行连接。S3C4510B通过HPI接口访问DSP内部的RAM以及其他外部资源。在整个ARM微处理器与DSP芯片通过HPI接口通信和数据交换的过程中，除了中断ARM和清除ARM发过来的中断需要DSP本身参与外，其他操作DSP都处于被动的地位，几乎不用进行其他的操作。所以对于ARM来说，DSP系统单元就相当于一片外接的SDRAM。

　　在TMS320C6416中，HPI、GP[15：9]、PCI、EEPROM、McBSP2共用了一组引脚，DSP在复位时通过锁存PCI_EN和McBSP2_EN引脚的值来选择使用何种外设。在该系统中，将这两个使能引脚都拉低。

　　3.2 FPGA与DSP的接口电路

　　3.2.1 DSP TMS320C6416 EMIF描述

　　TMS320C6416对外有2个EMIF总线接口，分别是64 bit的EMIFA和16 bit的EMIFB。EMIFA接口具备与8、16、32、64 bit系统接口的功能，EMIFB接口端口支持8 bit和16 bit系统。EMIFA为64 bit存储器总线，分成ACE0~ACE3 4个存储空间，每个存储空间可以独立配置，无缝接口具有多种类型的存储器，如SRAM、Flash RAM和DDR RAM等。

　　3.2.2 FPGA与TMS320C6416的接口电路

　　在该系统中，采用DSP TMS320C6416 EMIFA接口连接到FPGA的方法实现DSP与FPGA Block RAM的无缝连接。FPGA的双端Block RAM的一端以存储器模式与DSP通信，另一端与内部FPGA逻辑通信。

　　鉴于EMIF具有灵活的时序参数，只需要极少的FPGA逻辑，因此，只需最低限度的设计工作，FPGA就可以用做DSP协处理器。图3 所示为TMS320C6416与FPGA的接口电路。

[!--empirenews.page--]
　　4 系统软件设计

　　4.1 嵌入式操作系统

　　在该数据传送总线变换器中，实时数据压缩的任务由DSP完成。ARM S3C4510B完成与PC之间的以太网通信，其软件实现所要求的实时性、可靠性和复杂性使得选择一种带有TCP/IP协议包的嵌入式实时操作系统成为必需，而μCLinux是一个带有完整的TCP/IP协议的操作系统，在μCLinux中加入实时RT-Linux模块以满足对嵌入式操作系统的实时性要求。

　　4.2 驱动和应用程序的开发

　　基于μCLinux操作系统的硬件驱动和应用程序的开发是在交叉编译环境中进行的,首先在PC机上开发，然后移植到目标机上进行调试并最终固化到目标机上。所开发的硬件驱动有以太网卡控制器驱动、LCD驱动、HPI驱动等驱动程序。系统软件结构如图4所示。

　　在μClinux操作系统上运行三个任务：读取压缩数据、通过以太网发送数据、接收和执行来自远端PC机的命令。其中读取DSP压缩数据任务对实时性有要求，它通过中断处理程序来实现，而其他的两个任务则通过用户进程来实现。以太网发送数据的任务和读取压缩数据的任务共享一个缓冲区，通过ioctl函数在其间传递缓冲区双向链表的地址。所以需要为数据处理模块上的通信接口HPI注册一个驱动程序，注册驱动程序的函数是：

　　result=register_chrdev(HPI_MAJOR,"hpi",&hpi_fops)

　　驱动程序的主要结构如下：

　　struct file_operations hpi_fops=

　　{

　　owner: THIS MODULE,

　　open: hpi_open,

　　read: hpi_read,

　　write: hpi_write,

　　ioctl: hpi_ioctl,

　　mmap:hpi_mmap,

　　release:hpi_release,

　　};