如何降低外置电源的能量消耗
扫描二维码
随时随地手机看文章
节能设计正在席卷整个电子行业。电子设备的广泛使用对电网的压力越来越大，因此节能就显得非常有必要了。
政府机构和公用事业公司提出了一系列的法规和措施，来鼓励工程师开发效率更高的产品，尤其是在使用外置电源的时候。要满足这些法规，半导体公司将发挥关键作用，它们不断推出可降低待机功耗、提高效率的产品来达到法规的要求。
使用外置电源的产品非常广泛，如笔记本电脑、打印机、调制解调器、电池充电器等。虽然这些产品的单个功耗不大，但其数量巨大、使用频繁，效 率每提高一个百分点所节约的能源也是非常可观的。据美国环境保护署的能源之星计划估算，提高这些产品的电源效率每年可节能3200万千瓦时。
能源之星计划始于20世纪90年代，其目的是通过提高消费类电子产品在关闭或待机时的效率来节能。该计划在2001年进行了扩展，提出了1W议案，要求一些家电和消费类电子产品在接到交流市电并待机时的功耗小于1W。
要达到能源之星的标准，一个产品必须满足在“开启”或工作模式，以及“关闭”或无负载(电源已经接到交流市电，但未连接设备)两种状态下的效率标准。这些标准请参见表1和表2。
表1公式中的Ln指的是自然对数。能源之星对外置电源的测试方法会在工作模式测量在输出标称电流的100%、75%、50%、25%时的效率，然后计算四种状态下的测试平均值，在此基础上，再利用表1的公式确定最小的平均效率。
现在已经有一些具有成本效益的成熟方案可满足上述要求。仅仅在几年前，笨重的60Hz变压器、线性稳压器还被认为是容易设计且性价比高的方 案。然而，这种设计不能满足新的标准。大多数外置电源都采用了开关模式来提高效率。出于对外置电源模块功率级别的考虑，人们通常选用反激式转换器这种拓 扑，这种拓朴可以使用集成的功率开关，如Fairchild Power Switch(FPS)，见图1。
图1 普通的反激式转换器可以使用集成开关
高电压FET与控制器封装在一起，从而减少了器件数量、成本和电路板面积。使用固定频率反激式转换器，可以将使用60Hz变压器的外置电源的效率，从45%～59%提高到75%～85%，而且还有进一步提高效率的办法。
例如，采用准谐振技术可以减少主开关FET中的开关损耗，可以将效率提高最多5%，为更好地理解这一点，可以回顾一下硬开关转换器的工作过程，参见图2。
图2 硬开关转换器的MOSFET波形
当FET关断时，包括FET的Coss等在内的寄生电容、变压器电容、反射回来的二极管电容将会充电。当FET重新回到导通状态时，这些寄生电容又会对FET放电，由此导致的很大的峰值电流是开关损耗的主要原因。
然而，在准谐振转换器中，控制器会检测FET的源漏极间的电压，控制器仅在源漏极间的电压最小时的第一个波谷处使FET导通，开关频率与振荡器无关，而是取决于主电感、电容、输入电压和输出功率。图3显示了这种方式的工作原理。
[!--empirenews.page--]
图3 源漏极间的电压最小时的电压波形
准谐振开关方式大大削减了电流尖峰，从而也就减小了开关损耗和EMI。采用这种设计，可以实现零电压、高效率，并减小开关FET上的应力。
几种办法可以提高待机模式的效率，这些方法通常都采用降低开关频率的技术，因为在待机状态下，开关损耗占了总损耗的大部分，并且与频率直接相关。
如果反激式电源工作在非连续模式下，输出二极管的开关损耗会很低，因为在电压翻转之前，流过二极管的电流为零。初级侧FET的开关损耗可以用式(1)来近似计算，其中VDS是漏源电压，fSW是开关频率，IDSpk是峰值耗尽电流，tSWon和tSWoff)是转换时间。
PSWfet=1/2VDSIDSpk fSW(tSWon=tSWoff) (1)
为改善待机效率，FPS使用了突发模式来降低待机时的频率，参见图4。
图4 准谐振转换器的突发模式减少了对电源的使用
当产品的负载进一步减小，反馈电压Vfb也会减小。当反馈电压低于500mV时，器件会自动进入突发模式。
主器件仍然会继续工作，但内部的电流限值将会降低，以限值变压器中的磁通密度。当反馈电压继续降低时，器件仍将继续开和关。
当反馈电压降低到350mV时，器件将停止开关，电源的输出电压将根据负载电流的大小，成比例地降低，从而使反馈电压升高。
当Vfb达到500mV时，器件将重新进行开关，重复上面的过程。这种突发模式的好处是可以大幅降低在待机模式下浪费的功率。例如，在驱动0.3W负载时，飞兆公司的FSDH321仅从市电网吸收0.65W的功率。
降低待机模式和活动模式的另一种办法是减小消耗在启动电阻上的功率，因为除非采用昂贵的切断电路，在将电源接到交流市电时会用到启动电阻。 大多数FPS器件的内部有一个高压电流源，因此不需要启动电阻。在系统启动之后，电流源与高压直流部分的连接会被切断，从而节约更多的能源。
下载文档
