TMS320TCI6612/14 助力小型蜂窝基站实现高性能

TMS320TCI6612/14 助力小型蜂窝基站实现高性能

产品公告

无线网络流量正日渐以数据为主。目前高速 3G 的全面铺开，以及速度更快的 4G 业务即将上线，无线数据速率随之水涨船高，因此，能否高效处理流经基站的大量数据已变得至关重要。只要采用合适的硅芯片技术和设计，基站就能够从容应对 4G 巨大的网络流量需求。营运商正转向异构网络，同时采用宏蜂窝及小型蜂窝解决方案来提供更出色的用户体验。多输入多输出 (MIMO) 天线阵列和高级接收器是新无线标准的关键元件，可提高网络带宽。将理想的处理元件用于小型蜂窝基站，可帮助开发人员按客户要求的速度提供所需的数据带宽。

TMS320TCI6612 与 TMS320TCI6614 均是最新无线基站片上系统 (SoC)，可实现能够同时支持 3G 和 4G 双运行模式的业界最高性能小型蜂窝基站解决方案。TCI6612 和 TCI6614 是当前满足无线网络营运商对 4G 小型蜂窝基站以数据为中心性能的理想选择。多个 TMS320C66x DSP 核(其中 TCI6612 为两个，TCI6614 为四个)可提供可编程性能，而新型硬件加速器则可集中精力处理比特速率，帮助基站制造商实现较常规解码技术高出 40% 的频谱效率。此外，每个 SoC 中的完整 ARM RISC 内核还可进行控制处理，帮助开发人员为小型蜂窝基站设计低功耗的高性能解决方案。

TCI6612 与 TCI6614 SoC 建立在德州仪器 (TI) 可扩展 KeyStone 多核架构基础之上，可提供一系列处理元件，其中包括无线电加速器、网络与安全协处理器、支持定点与浮点功能的数字信号处理器 (DSP) 核以及 ARM RISC 处理器等，从而可为实现全面高性能的小型蜂窝基站提供理想的处理元件。基于队列数据包结构的 Multicore Navigator 与 TI Open Navigator 编程接口相结合，可帮助设计人员便捷地添加差异化增值特性。此外，TI 还在其 SoC 中集成了数字无线电，不仅可显著降低成本，而且还可简化小型蜂窝基站的集成与设计。

TCI6612 与 TCI6614 凭借每个 DSP 核的定点及浮点处理性能，可帮助基站设计人员充分发挥高速算法原型设计以及快速软件重新设计的优势，从而可降低成本、缩短开发时间。由于 C66x核具有如此强大的功能，因此只需极少量的内核就可实现比前几代 DSP 高出 4 倍的处理功能。随着内核数量的减少以及性能的提高，设计人员将享受简化的编程体验。

ARM RISC 核的集成可显著降低系统成本。与此同时，ARM Cortex-A8核能够帮助开发人员设计出低功耗高性能解决方案，不仅可在以数据为中心的应用上支持更多用户，而且还可为基站开发人员带来前所未有的高电源效率与高集成度。Cortex-A8 与整合数据包及安全处理器相结合，无需外部网络处理器。

主要特性

l 同步双模式无线基站片上系统 (SoC) 可为小型蜂窝基站实现无以伦比的高性能;

l 目前市场最高性能的多核小型蜂窝基站片上系统 (SoC)，可为同步多标准无线基站实现无可匹敌的高吞吐量以及最低的时延;

l 位协处理器可提升 SoC 系统性能并支持高级接收器算法，与常规解码技术相比，可提高 40% 的频谱效率;

l TI 最新 C66x DSP 核将定点与浮点性能高度整合在同一芯片上，首次以定点速度支持浮点性能;

l 支持完整 ARM® Cortex-A8 处理器的 KeyStone SoC 可进行控制层处理;

l 协处理器的唯一解决方案支持各种标准，包括 WCDMA 芯片速率，无需 FPGA/ASIC;

l 网络协处理器与 Multicore Navigator 相结合，可为所有无线基站标准实现层2及传输加速;

l 基于 TI 最新 KeyStone 架构，不但支持从宏蜂窝到小型蜂窝的扩展与移植，而且还可降低产品开发的成本;

l Multicore Navigator 可为多核 SoC 带来单核简易性;

l 最佳功耗/性能比结合独特的节电休眠模式，可为基站实现最低功耗;

l 充分利用高性能 40 纳米工艺技术。

TCI6614 方框图 [!--empirenews.page--]

该 TCI6612/14 与之前推出的 TCI6616 和 TCI6618 无线基站 SoC 软件兼容，设计人员可轻松设计出支持所有 2G、3G 以及 4G 标准的多模式基站。这种高灵活性不仅可帮助 OEM 厂商简化升级到 4G 的工作，同时还可帮助基站 OEM 厂商以比同类竞争解决方案更低的成本在更短的时间内开发出更丰富的解决方案。TCI6612 与 TCI6614 引脚兼容，可帮助制造商在单个硬件设计的基础上，提供多种量身定制的解决方案。

专为小型蜂窝基站精心设计的 TCI6612/TCI6614 高性能解决方案

TCI6612 和 TCI6614 SoC 专为小型蜂窝无线基础设施基带应用而精心设计，堪称小型蜂窝基站的理想解决方案。此外，这两款 SoC 还可实现支持 GSM、CDMA、WCDMA、TD-SCDMA、WiMAX、FDD-LTE 以及 TDD-LTE 等应用的基带解决方案。TCI6612 和 TCI6614 代码向后兼容，不但支持软件重复使用，还可维护增值设计与 IP，从而可简化从 C6000TM DSP 的升级。此外，TI TCI6612 与 TCI6614 还充分利用 KeyStone 架构进行扩展，能够满足从单区段小型蜂窝到多区段宏蜂窝等所有基站的需要。凭借可驱动各种基站产品的单软件库，开发人员将实现最高的研发效率以及最低的产品成本。

TCI6612 和 TCI6614 采用 40 纳米工艺技术，可实现达 4.8GHz 的原始 DSP 处理能力以及每秒高达 153.6 个 16 位 GMAC 的性能，因此这两款器件均是高性能 DSP 编程难题的低成本解决方案。TCI6612 和 TCI6614 均具有强大的浮点处理能力，可提供每秒高达 768 亿次的浮点运算 (GFLOP) 性能，是业界功能最强大的浮点和定点 SoC。TCI6612 和 TCI6614 在同一内核上整合了定点与浮点两种处理功能，可实现比独立定点实施方案快 5 倍的速度。此外，复杂算法的开发及调试时间可从数月锐减到数天。TCI6612 集成 2 个 C66x DSP 核，而 TCI6614 则具有 4 个 C66x DSP 核，适用于较大的小型蜂窝基站设计。

TCI6612 和 TCI6614 集成了按 2 层存储器系统排列的大型片上存储器，其可最大限度地减少时延，提升系统性能。两款器件中每个内核的 层1 (L1) 程序与器件上的数据存储器容量均为 32KB。层 2(L2) 存储器可在程序与总容量为 4,096KB(每个内核为 1,024KB)的数据空间之间共享。它们包含 2,048KB 的多核共享存储器 (MSM)，可用作共享的 L2 SRAM 或共享的 L3 SRAM。专用多核共享存储器控制器 (MSMC) 不但可防止内核间出现存储器争用，而且还可在核内与其它 IP 模块之间判断对共享存储器的访问。

TCI6612 与 TCI6614 具有高性能外设集，可为开发各种不同覆盖范围与容量的高健硕基站提供所需的一切。包括：

l I²C、SPI 以及 UART;

l 可为支持 GEN1 与 GEN2 提供 2 个通道的 PCI Express 端口;

l 12 个 64 位通用定时器(也可配置为 16 个 32 位定时器);

l 具有可编程中断/事件生成模式的 32 位通用输入/输出 (GPIO) 端口;

l 针对硬件加速分派的 Multicore Navigator;

l 符合 RapidIO 2.1 规范的 4 通道串行 RapidIO® (SRIO)，支持每通道达 5Gbps 的工作速率;

l 64 位 DDR3 SDRAM 接口;

l 16 位外部存储器接口 (EMIF)，可连接闪存(NAND 和 NOR)及异步 SRAM;

l 基于 SERDES 的第二代天线接口 (AIF2)，具有 6 个高速串行链路，每个链路支持高达 6.144Gbps 的工作速率，符合 OBSAI RP3 与 CPRI 标准。

为实现器件与网络之间的高效率通信，TCI6612 和 TCI6614 包含了由以下组件构成的网络协处理器：

l 2 个 10/100/1000 以太网媒体接入控制器 (EMAC)，可在 DSP 核处理器与核心网络之间提供一个高效率接口;

l 管理数据输入/输出 (MDIO) 模块(也是 EMAC 的组成部分)，用于不断轮询所有 32 个 MDIO 地址，以列举系统中所有的 PHY 设备;

l 用于实现 L2 至 L4 功能分类的数据包协处理器，处理速率高达 1.5Gbps;

l 安全加速器模块，能够通过 IPSec、SRTP 以及 3GPP 无线接口安全协议对 1Gbps 以太网流量进行连线速度处理;

l 允许多个设备通过 SGMII 连接的嵌入式以太网交换机，无需板级以太网交换机。

TCI6612 和 TCI6614 高性能嵌入式处理器可执行无线基站应用常见的密集型信号处理功能，可提升整体系统性能，而且频谱效率也较常规解码技术高出 40%。

位速率协处理器提升频谱效率

位速率协处理器 (BCP) 是一个多标准加速引擎，一旦启用 BCP，便可接管无线信号链中所有的位速率处理工作，无需 DSP 核参与。BCP 内含调制器、解调器、交错器/解交错器、涡轮及卷积编码、速率匹配器/速率解匹配器、分组码解码相关器以及 CRC 引擎。BCP 不但可为 MIMO 均衡消除干扰，而且还支持高性能 PUCCH 格式 2 解码。它可接管大约 15GHz 的 CPU MIPS。这些技术与 TI 新一代 DSP C66x 内核强大的 MIMO 处理功能相结合，可为运营商与用户等提供可兑现 4G 承诺的 SoC。

更快的协处理器可优化基站设计

自 2001 年以来，TI 已经提供了多种由可配置硬件加速器组成的无线电协处理功能，用于接管处理需求，提升整体系统性能。此外，TI 协处理器还可降低基站电源需求与消耗，以及电路板复杂性，从而可简化新产品的设计、构建和部署。

随着无线标准的演进和相关实施的标准化，TI 无线 SoC 的每一次演进都让协处理功能更加丰富，这可帮助我们的客户在实现更高性能基站解决方案的同时降低功耗与成本。TI 将 DSP 与 ARM 核同协处理器一起集成的 SoC 策略是实现无线基站 SoC 设计的最高效最经济的方法，其将继续保持市场领先解决方案的地位。TI 各种协处理器无需外部 FPGA 与 ASIC，便可实现 3G 与 4G 基站的高性能。[!--empirenews.page--]

TCI6612 与 TCI6614 具有多个专用高性能嵌入式协处理器，可执行无线基站应用常见的密集型信号处理功能。这些协处理器具体包括：4 个增强型维特比解码器协处理器(VCP2_A、VCP2_B、VCP2_C 以及 VCP2_D)、3 个第三代涡轮解码器协处理器(TCP3d_A、TCP3d_B 以及 TCP3d_C)、涡轮编码器协处理器 (TCP3e)、3 个高速傅里叶变换协处理器(FFTC_A、FFTC_B 和 FFTC_C)以及 1 个位速率协处理器。将其结合在一起，可显著加速通道编码/解码运算。SoC 中另外还包含有 4 个紧密耦合的耙式/搜索加速器 (RSA)，可用来实现协助芯片速率处理的码分多访问 (CDMA)。

提供完整的多核优势

TCI6612 和 TCI6614 SoC 建立在 TI KeyStone 多核架构基础上。KeyStone 是第一款可实现完整多核优势的架构，可对所有处理内核、外设、协处理器以及 I/O 实现顺畅访问。并可实现完整多核优势的创新技术，其包括 Multicore Navigator、TeraNet、多内核共享存储器控制器 (MSMC) 以及 HyperLink 等。

BCP 架构

Multicore Navigator — TI Multicore Navigator 是一款基于数据包的创新型管理器，可对 SoC 上各个子系统间的连接进行控制与抽象。Multicore Navigator 提供支持通信、数据传输以及任务管理的统一接口，可实现支持更少中断与更简单软件的更高系统性能，堪称“放弃即忘”的典范。Multicore Navigator 的优势包括：

l 动态资源/负载共享;

l 可取消与子系统间通信有关的 CPU 开销/延迟;

l 基于硬件的任务优先排序;

l 动态负载平衡;

l 对所有 IP 模块(软件、I/O 以及加速器)采用统一的通信方法。

TeraNet — 是一种分层交换结构，结合在一起可在 SoC 内部为数据传输提供大于 2 兆兆位的带宽。这样事实上可以保证内核或协处理器不会缺乏数据，可实现应有的处理性能。由于该交换结构是分层的，并非扁平结构，因此闲置状态下的整体功耗非常低，可以支持最小化系统时延。而且低时延正是新一代基站的重要要求。

多核共享存储器控制器 (MSMC) — TI TCI6612 和 TCI6614 采用独特的存储器架构，可提高性能。TI 多核共享存储器控制器 (MSMC) 可让内核直接访问共享存储器，无需占用任何 TeraNet 带宽。MSMC 可在内核与其它 IP 模块之间判断对共享存储器的访问，可消除存储器争用。代码共享存储器访问可为代码及数据提供高效率的预读取机制，其时延非常接近本地 L2 访问的时延水平。

TI TCI6612/TCI6614 的 DDR3 外部存储接口 (EMIF) 是一个支持 8GB 可寻址存储空间的1,600 MHz 64 位总线。该 DDR3 EMIF 直接与 MSMC 连接，不但可降低与外部存储器存取有关的时延，而且还可为运算大量数据的更大型应用提供更快的速度与支持，从而可满足高级 3G 和 4G 基站的应用需求。

HyperLink — HyperLink 具有 4 个通道，每通道速率达 12.5Gbaud，是一种专用的高速互联技术，其可通过低级协议与其它 KeyStone 设备实现高速通信与连接，能够为 OEM 厂商提供支持可扩展解决方案的无缝路径。TCI6612 和 TCI6614 的 HyperLink 与Multicore Navigator 配合，可透明地向多个设备派发任务，让其执行犹如在本地资源上运行一样。

TCI6612/TCI6614 可作为 2层2和传输处理引擎

TCI6612 和 TCI6614 将无可匹敌的 PHY 处理功能与专用协处理器进行完美整合，支持 层2及传输层处理。这使设计人员无需单独网络处理器，便可创建基站，从而可在保证性能的同时降低电路板复杂性。

该网络协处理器能够在传输网络层以及更深的无线电网络的 2 层实现快速通道处理。在 SoC 的网络协处理器中，数据包加速器与安全加速器可执行全面加速的自动包对包处理。它们可充分利用 Multicore Navigator，使用零复制方法优化各层的数据处理。该网络协处理器可全面支持分类与排序、多核可访问存储、存储器管理、分段与装配以及在多个内核与器件中进行交付等多项功能。

由于采用了快速通道与零复制处理技术，因此 层2数据层及传输层的开销可降低 10 至 15 倍。

最低功耗，卓越性能

TI 在为市场提供最低功耗的无线基站 SoC 方面拥有丰富的经验。它在每一个无线基站半导体器件中整合了其工艺技术、SmartReflexTM 技术，并前瞻性地使用了电源管理技术(例如自适应电压调节)，可将工作电源降至最低，从而可实现其极限低功耗。TI TCI6612 和 TCI6614 的最新技术为小型蜂窝基站带来了业界最低水平的 SoC 功耗，每 Mbps 数据传输仅为 26 mW。

完善的工具，全面的支持

TI 可提供一整套与 TCI6612 和 TCI6614 配套的、基于 Eclipse 的业界最佳开发及调试工具，其中包括新型 C 语言编译器、简化编程与调度的汇编优化器、用于查看源代码执行情况的 Windows 调试器界面等。TI 编译器可生成高效率代码，能够一次性执行通过，很少需要优化。TI 调试工具可帮助开发人员实现问题的可视化，并快速解决这些问题，因此开发人员可在节约开发资源的同时更快地将产品投入应用。此外，TI 还将提供评估板 (EVM) 帮助客户快速进行原型设计。所有这些工具还集成 ARM RSIC 处理器，可帮助设计人员迅速高效地为 SoC 的所有子系统开发代码。