基于PCI接口的IP验证平台
扫描二维码
随时随地手机看文章
该IP核验证平台采用ALTERA Cyclone系列FPGA,型号为EP1C12Q240C8,提供超过30万门系统资源和240k bit的内部高速FIFO, 以及内部两个高速PLL,可以合成10M到200M的系统核心时钟, 还提供36对高速LVDS差分接口,大规模应用经过QUARTUS设计工具优化后可以达到超过100MHz的系统工作频率,满足绝大多数用户的应用,性价比很高。
IP核验证平台采用6层板PCB设计,使用独立的外部时钟同步芯片,可以为PCI及其它接口提供稳定的零延迟时钟系统电路,满足PCI总线的时钟要求,使验证平台高速,稳定,可靠的工作。
S1500硬件验证板照片
以下为IP核验证平台提供的IP核的详细说明:
功能0 PCI 桥设备
完全VHDL、VERILOG源代码设计提供,无时间限制;
支持PCI总线桥规范1.1协议;
支持PCI总线规范2.3协议;
即插即用,无需驱动,标准PCI桥功能;
支持PCI配置方式0,配置方式1;
支持PCI配置空间,IO空间,内存空间访问;
支持PCI VGA设备和ISA桥功能;
支持PCI中断和4个BUSMASTER(DMA)设备;
支持PCI 延迟传送,RETRY重入功能;
内部PCI读写FIFO各为512字节,4个PCI读写请求队列;
内部集成旋转优先级仲裁结构,公平的PCI主设备优先级设置;
PCI突发方式,133M字节/秒数据峰值传送;
功能1,2 16C950高速串口IP核设计
完全VHDL源代码设计,标准接口模块化设计,可以移植到非
PCI接口应用;
软件兼容16C550串口,提供WINDOWS2000和XP驱动程序和
测试程序;
波特率范围为300至115200,可以扩展至921600;
内部输入输出FIFO各512字节,满足高速大容量串口通讯应用;
232方式全串口应用;
485自动翻转信号输出,控制7LB184自动收发切换;
可以外接光偶隔离;
占用700个宏单元,1万5千门系统设计;
功能3 LPC接口功能
LPC接口IP核通过接口转换,提供对外部LPC控制器的
控制,外部LPC设备芯片为WINBOND W83627/83627HF,提
供两个串口,1个并口,1个软驱接口,1个键盘接口,1个鼠标
接口及硬件电压监控功能。
完全VHDL及VERILOG源代码设计,无时间限制;
INTEL LPC规范1.1协议;
支持IO和中断操作;
完全的LPC START、STOP操作规范;
最小化等待延迟操作;
状态机协议自动恢复;
提供WINDOWS XP和2000驱动(因为系统无法对两个LPC进
行操作,因为端口定义都是一样的,所以采用转换方式操作,避
免冲突);
占用400个宏单元,约1万门系统设计;
功能4 PCI多功能通用主设备
通用32位外部总线接口,24位地址总线接口输出,BUSMASTER
方式数据传送,输入输出FIFO各为1K字节;
可以连接外部IO设备,如A/D,D/A等;
内部提供SDRAM参考设计,可以直接连接外部SDRAM和
FLASH等存储设备;
最大提供64个输入输出GPIO;
AMCC S5933兼容寄存器和BUSMASTER工作方式;
可以为用户定制IO接口连接外部设备;
占用600个宏单元,1万5千门系统设计,外部接口频率最大可
以达到80MHz,连接SDRAM可以达到66MHz工作频率;
LVDS接口设计输出;
功能5 PCI IDE接口
完全VHDL源代码设计,标准模块化设计,可以移植到其他总线接口;
支持ATA-6协议;
标准PCI NATIVE方式PCI IDE接口;
BUSMASTER IDE接口支持;
标准PCI HOST方式,WINDOWS自带驱动;
支持PIO 0,1,2,3和多字DMA 0、1、2方式;
支持UDMA33/66设计;(如果需要,请联系技术支持)
建议使用80针排线,减小干扰;
外部22欧姆终结电阻,减小反射波干扰,匹配阻抗;
内部FIFO输入输出各512字节,可以根据客户需求增加;
2200个宏单元设计,5.5万门系统设计,33.33MHz工作频率;