AT89C52单片机与ARINC429航空总线接口设计

１ ＤＥＩ１０１６的主要功能

ＤＥＩ１０１６是Ｄｅｖｉｃｅ Ｅｎｇｉｎｅｅｒｉｎｇ Ｉｎｃｏｒｐｏｒａｔｅｄ 生产的一种可支持ＡＲＩＮＣ４２９航空总线协议的串行接收、发送器件。该器件的主要功能如下：

●串行数据字长为３２或２５位；

●串行数据速率为１００ｋｂｐｓ或１２．５ｋｂｐｓ；

●具有独立的收、发电路；

●两个独立的接收器可直接与ＡＲＩＮＣ４２９总线接口；

●具有串／并接收数据转换，和并／串发送数据转换功能；

●对接收的数据可进行奇偶状态校验；并可对发送数据奇偶状态进行设置；

●可自动产生字与字之间的间隔；

●采用单一＋５Ｖ供电。

２ ＤＥＩ１０１６的工作原理

ＤＥＩ１０１６的引脚功能及特点以前已有介绍，现仅对该器件的工作原理作以描述。

２．１ ＤＥＩ１０１６的复位及初始化

电路上电后，首先在ＭＲ引脚施加２００μｓ的低电平脉冲以使ＤＥＩ１０１６复位，然后把控制字写到１６位数据总线上，这样，在ＬＤＣＷ引脚施加低电平便可把控制字写入到控制字寄存器，尔后便可接收和发送数据。

２．２ ＤＥＩ１０１６的数据发送过程

ＤＥＩ１０１６的数据发送时序如图１所示。发送数据时，首先应查询ＴＸＲ引脚是否为高电平，若是高电平，表明发送存储器已空；此时置ＥＮＴＸ引脚为低电平可停止发送数据，并把要发送的数据写到１６位数据总线上。之后，若要发送数据字１，则置ＬＤ１为低，ＬＤ２为高；若发送数据字２，则置ＬＤ１为高，ＬＤ２为低?此时再查询ＴＸＲ引脚是否为低电平，若为低电平，表明发送数据已装载到存储器中，此时再置ＥＮＴＸ引脚为高电平即可发送数据。ＤＥＩ１０１６的发送存储器最多可装载８个３２位字长的数据，ＤＥＩ１０１６采用的是先进先出的发送顺序。

２．３ ＤＥＩ１０１６的数据接收过程

ＤＥＩ１０１６的数据接收时序如图２所示。当接收器１接收到数据后，系统会置ＤＲ１为低电平；而当接收器２接收到数据后，系统将置ＤＲ２为低电平。欲使接收器１将接收数据的字１送至１６位数据总线上，应先置ＳＥＬ为低电平，再置ＯＥ１为低电平且置ＯＥ２为高。而后再置ＳＥＬ为高电平，便可将字２送至１６位数据总线。要使接收器２的数据送至１６位数据总线上，则置ＯＥ２为低电平，ＯＥ１为高电平即可。

表1 功能表

３　ＡＴ８９Ｃ５２与ＤＥＩ１０１６的接口设计

ＡＴ８９Ｃ５２（Ｕ１）８位微控器与ＤＥＩ１０１６的１６位数据总线进行数据交换时，必须先利用锁存器来锁存数据。其框图见图３。发送数据时，Ｕ１先把要发送的数据分成低８位和高８位送出，并进入Ｕ３、Ｕ４锁存，尔后再把１６位数据一同送至ＤＥＩ１０１６?Ｕ２　的数据总线上。Ｕ３、Ｕ４、Ｕ５、Ｕ６均选用７４ＬＳ３７３芯片，它们的内部均由Ｄ锁存器和三态输出门组成，其功能表如表１所列。当ＯＥ为低电平，且Ｇ为高电平时，输出Ｑ与输入Ｄ之间为直通方式。而当ＯＥ为高电平，且Ｇ由高电平跳变为低电平后，Ｄ端输入数据被Ｄ锁存器锁存，之后即使Ｄ端（Ｐ０口）输入数据再发生变化，也不会影响已锁存的数据。如果ＯＥ为低电平，系统将输出原先锁存的数据。为了锁存低８位数据，需要由Ｕ１的ＷＲ和地址选通信号Ｙ７（由译码器Ｕ７译出）经或非门Ｕ８去控制Ｕ３的Ｇ端。实际上，只有Ｕ１在执行写操作时， ＷＲ和Ｙ７才同时为低电平，而此时低８位数据才能被Ｕ３暂时锁存。高８位数据的锁存与此类似Ｍ，Ｕ１的Ｐ３．４由高变低可打开Ｕ３、Ｕ４的输出门，从而使Ｕ３、Ｕ４把数据送至Ｕ２的数据总线，当Ｕ１的Ｐ１．３或Ｐ１．４由高变低以把１６位数据装入发送存储器后，Ｐ３．４会由低变高，此时Ｕ３、Ｕ４输出为高阻抗状态，但不会影响Ｕ２的数据输出状态。其发送程序如下：

ｍｏｖ　ｄｐｔｒ，＃ｅ０００ｈ

ｍｏｖ ａ，＃ｄ１ｌ ；取字１的低８位

ｍｏｖｘ ＠ｄｐｔｒ，ａ ；把字１的低８位锁入Ｕ３

ｍｏｖ　ｄｐｔｒ，＃ｃ０００ｈ

ｍｏｖ ａ，＃ｄ１ｈ ；取字１的高８位

ｍｏｖｘ ＠ｄｐｔｒ，ａ ；把字１的高８位锁入Ｕ４

ｃｌｒ ｐ３．４ ；打开Ｕ３、Ｕ４的输出

ｎｏｐ

ｃｌｒ ｐ１．３ ；字１数据装入ＤＥＩ１０１６

ｎｏｐ

ｓｅｔｂ ｐ３．４ ；关闭Ｕ３、Ｕ４的输出

ｓｅｔｂ ｐ１．３

ｍｏｖ　ｄｐｔｒ，＃ｅ０００ｈ

ｍｏｖ ａ，＃ｄ２ｌ ；取字２的低８位

ｍｏｖｘ ＠ｄｐｔｒ，ａ ；把字２的低８位锁入Ｕ３

ｍｏｖ　ｄｐｔｒ，＃ｃ０００ｈ

ｍｏｖ ａ，＃ｄ２ｈ ；取字２的高８位

ｍｏｖｘ ＠ｄｐｔｒ，ａ ；把字２的高８位锁入Ｕ３

ｃｌｒ ｐ３．４ ；打开Ｕ３、Ｕ４的输出

ｎｏｐ

ｃｌｒ ｐ１．４ ；字２数据装入ＤＥＩ１０１６

ｎｏｐ

ｓｅｔｂ ｐ３．４

ｓｅｔｂ ｐ１．４

用Ｕ１接收数据，应将ＤＲ１、ＤＲ２及ＴＸＲ经与门Ｕ１３接至Ｕ１的ＩＮＴ０，在ＩＮＴ０口产生中断后，Ｕ１便执行读操作，并通过ＲＤ和Ｙ５控制Ｕ１４、Ｕ１５以读入ＤＲ１、ＤＲ２及ＴＸＲ的状态。Ｕ２接收到数据或发送数据完毕后，即向Ｕ１的ＩＮＴ０口申请中断，并在中断程序中判断ＤＲ１、ＤＲ２及ＴＸＲ的状态。ＴＸＲ为低表明发送完毕，而ＤＲ１或ＤＲ２为低则表明已收到数据。此时可置Ｐ１．２（ＳＥＬ）为低电平，同时也置Ｐ１．０（接ＤＥＩ１０１６的ＯＥ１）或Ｐ１．１ ?接ＤＥＩ１０１６的ＯＥ２　为低电平，以使字１的数据出现在数据总线上，而使Ｐ１．０、Ｐ１．１经Ｕ１１异或后输出以使Ｕ５、Ｕ６的Ｇ端为高电平，从而把数据锁入Ｕ５、Ｕ６。由于ＲＤ分别与Ｙ７、Ｙ６相或后的输出是与Ｕ５、Ｕ６的ＯＥ门相连接的，因此，Ｕ１ 执行读操作时，应先后打开Ｕ５、Ｕ６的ＯＥ门来把数据读入。其接收程序如下：（以接收器１为例）。

ｃｌｒ ｐ１．２ ；置ＤＥＩ１０１６的ＳＥＬ＝０，读字１

ｃｌｒ ｐ１．０ ；置ＤＥＩ１０１６的／ＯＥ１＝０

ｓｅｔｂ ｐ１．１ ；置ＤＥＩ１０１６的／ＯＥ２＝１

ｎｏｐ

ｍｏｖ ｄｐｔｒ，＃ｅ０００ｈ

ｍｏｖｘ ａ，＠ｄｐｔｒ ；把字１的低８位读入

ｍｏｖ １０ｈ，ａ

ｍｏｖ ｄｐｔｒ，＃ｃ０００ｈ

ｍｏｖｘ ａ，＠ｄｐｔｒ ；把字１的高８位读入

ｍｏｖ １１ｈ，ａ

ｓｅｔｂ ｐ１．２ ；置ＤＥＩ１０１６的ＳＥＬ＝１，读字２

ｎｏｐ

ｍｏｖ ｄｐｔｒ，＃ｅ０００ｈ

ｍｏｖｘ ａ，＠ｄｐｔｒ ；把字２的低８位读入

ｍｏｖ １２ｈ，ａ

ｍｏｖ ｄｐｔｒ，＃ｃ０００ｈ

ｍｏｖｘ ａ，＠ｄｐｔｒ ；把字２的高８位读入

ｍｏｖ １３ｈ，ａ

ｓｅｔｂ ｐ１．０ ；置ＤＥＩ１０１６的／ＯＥ１＝１

ｓｅｔｂ ｐ１．１ ；置ＤＥＩ１０１６的／ＯＥ２＝１

ｓｅｔｂ ｐ１．２ ；置ＤＥＩ１０１６的ＳＥＬ＝１

ＤＥＩ１０１６的两路接收可能产生同时接收的现象。即在上述两路共用一个中断源时，如果某一路申请中断已进入接收程序，那么另一路同时接收的数据就可能被屏蔽。解决方法是：进入中断程序后，在接收数据过程中再查询另一路ＤＲ的状态。当然，如果每路单独使用一个中断源，效果将会更好。

４ 结束语

实际上，上述ＡＴ８９Ｃ５２与ＤＥＩ１０１６的经改进也可以应用到其它１６位数据总线接口的电路中，而如果用ＩＳＰ器件替代锁存器及其门电路，还可大大减小电路板的面积。