基于Hyperlynx的DDR2嵌入式系统设计与仿真

现代电子设计和芯片制造技术正在飞速发展，电路的复杂度、元器件布局以及布线密度、开关速度、时钟和总线频率等各项指标参数都呈快速上升趋势。当上升时间超过传输延时的1/6时，反射、串扰、振荡以及传输线效应等涉及到的时序、信号完整性(SI)、EMI等一系列问题决定着产品设计的成败。特别是 DDR2系统，可支持高达9.6 GB/s的带宽(FB-DIMMs)，时钟频率高达0.9 GHz[1-2]，高速DDR2系统的信号完整性和时序问题，己经成为设计能否成功的关键因素之一。因此，在印制电路板(PCB)设计完成之前，运用仿真工具对PCB进行板级的信号完整性仿真和时序分析，进行分析和设计的优化，可以发现调试过程中可能产生的问题，从而可节约成本、缩短产品的设计周期。

1 模型的选取

在基于计算机分析信号完整性和时序分析的过程中，建立实际驱动IC的模型十分关键。目前主要有三种可以用于PCB板级信号完整性分析的模型:SPICE模型、IBIS模型和AMS模型[3-5]。

IBIS模型由于采用IN和V/T表的形式来描述I/O单元和引脚的特性，不但方便易得，而且不依赖于不同的仿真工具，计算量较小。

SPICE模型需要IC厂商提供详细、准确描述I/O单元的内部设计和晶体管制造参数这些涉及到知识产权的机密数据，所以SPICE模型不易获取。其分析精度主要取决于模型参数的来源(即数据的精确性)以及模型方程式的适用范围。使用不同仿真工具进行SPICE模型仿真时，会产生不同的分析精度。

AMS建模语言与IBIS模型同样也是数据形式来描述IC的特性，可以应用在多种不同类型的仿真工具中。AMS模型在PCB板级信号完整性分析中的可行性和计算精度毫不逊色于SPICE和IBIS模型，但目前支持的仿真工具还不是很多。

综合比较上述三种模型，由于IBIS模型的方便、快捷、具有必要的精确度以及精度不依赖于仿真工具的优点，本文选取IBIS模型进行仿真。

2 仿真工具的选取

Mentor公司推出的仿真工具其功能十分强大，Hyperlynx可进行多电路板分析，包括趋肤效应、电介质损耗效应、损耗传输线效应的精确模拟，具有数千兆位信号的内部符号干扰图表分析功能;可为多位激励源、抖动、眼图和眼罩定义区域;可以建立随频率变化的过孔模型而进行分析;进行差分信号模拟和分析来对包括差分阻抗和不同终端负载的优化;Terminator Wizard能够分析并计算出使用包括串联终端、并联、并联交流电和差分最佳的终端方案;通过辐射法和传输线电流分析来发现EMC故障问题;支持所有的 PCB布线和布局程序[6-7]。

Hyperlynx还可方便地采用IBIS或HSPICE模型进行仿真，自带7 000个通用IC模型库，或根据数据簿信息运用可视化IBIS编辑器允许测试和编辑IBIS模式来创建用户的模型。Hyperlynx还具有界面友好、方便易用的优点。综合Hyperlynx的优点，本文选取Hyperlynx进行仿真分析。

3 设计实例

下面给出应用Hyperlynx7.7前仿真工具Linesim和级仿真工具Boardsim利用IBIS模型对基于MIPS架构的XLS606 CPU的信号线进行分析。

CPU的最大外频为1 GHz，内存选用Micron公司的DDR2-800，信号线走中间层，参考上下两层地，因为信号工作频率达到400 MHz，故布线密度大，很容易出现信号完整性问题。

布线前仿真可以根据PCB对信号完整性的要求，帮助设计者合理布置元器件、规划系统时钟网络以及确定关键线网的端接策略。在布线过程中跟踪设计，随时反馈布线效果，确定PCB布线的约束规则，如参数设置和布线约束等(这里不详细叙述)。

在运用CAD设计工具设计得出具有关键元件布局和关键网络的走线的基本元素的PCB后，综合考虑如电气、电磁兼容性(EMC)等因素对信号完整性(SI) 的影响以及这些因素之间的相互作用，从而进行Boardsim布线后的仿真分析与验证。下面选取一些重要的DQ、DQS、MA网络进行分析。在进行完整 PCB的布线后，可以通过Boardsim导入PCB文件。图1为地址/控制线在Boardsim中的显示图，图2为差分对DQS在Boardsim中的显示图。

在相关网站上下载该处理器和该型号内存的IBIS模型。根据JESD79-2C DDR2 SDRAM SPECIFICATION的说明要求，可以知道地址/命令/控制信号以及DQS差分对或时钟信号的DC和AC工作标准对DDR2-800要求如表1所示。根据上述指标可以得出眼图的数据，然后设置叠层编辑器来设置特性阻抗值，导入CPU以及存储器的IBIS模型，根据实际设计设置网络中上拉电阻以及滤波电容的实际值，可以读出有效特性阻抗值Z0=54.3 Ω，以及每位周期的值。因为信号频率为400 MHz，所以每位周期设置为1.25 ns。

从图3眼图可以看出，信号在不同DIMM内部和外部的信号质量是不同的，在没有端接电阻以及布线、阻抗调整的情况下，运行400 MHz的频率信号十分差，眼图的宽度、高度、上升斜率等关键指标都不符合JEDEC对DDR2-800的DC/AC规范。

图4为修改Layout布线和端接电阻以及阻抗值等设计后的仿真眼图，从图4可以明显直观地看到，修改之后信号状况大大改观，而且可以直接读出眼宽、高电平值、低电平值、采样眼宽等信号眼图的重要数据，以便于确定硬件和PCB设计。

同理，可以对重要的差分信号和时钟信号进行仿真。而DDR2中新增加的ODT(On Die Termintation)功能在仿真中可以得到体现。通过不设置以及设置ODT的值，可以直观地在眼图以及客观地在仿真结果数据一栏中得出合成差分信号的质量。图5为差分信号的仿真结果眼图。

通过眼图和数据，可以确定最优差分阻抗和ODT值的设置。

高速信号的PCB优化设计，可以在PCB的设计阶段，运用Hyperlyxn仿真工具和IBIS驱动模型，对高速信号设计中的关键信号进行完整性仿真和时序分析、EMI仿真、分析和优化，可以发现PCB制好后调试中可能出现的问题，从而可以节约成本、缩短产品的设计时间。