基于FPGA的USB2.0控制器设计

摘要：介绍了一种用vhdl设计usb2.0功能控制器的方法，详术了其原理和设计思想，并在fpga上予以实现。 关键词：usb vhdl fpga在视频存储和图像宽带领域中，经常遇到实时高速数据传输的要求。2000年4月，由intel、microsoft、nec、compaq、lucent、phillips等公司共同制订的usb2.0（universal serial bus）传输协议，其速度远远超过了目前使用ieee1394接口进行视频传输的400mbps，达到了480mbps；而且具有即插即用的pnp（plug and play）、可进行菊花链式的级联（通过usb hub进行外围扩展）、可串连多达127个usb设备等优点。应用该协议可支持实时语音、音频和视频数据的传输。本文针对高速数据传输需求，根据usb2.0的协议规范，利用vhdl语言实现符合该协议的功能控制器，在视频压解系统中使数据在pc与外设之间高速传输。如图1所示由视频a/d采集的原始视频数据，在philips公司生产的tm1300专用视频处理器中压缩后，通过usb控制器送至pc机。pc机的整个通过usb控制器传输到tm1300，解压后发送至视频d/a。1 控制器结构原理usb2.0控制器结构框图如图2所示。控制器主要由两个部分组成，其一为与外设的接口，另一个是内部协议层逻辑pl（protocol layer）。内部存储器仲裁器实现对内部dma和外部总线对存储器访问之间的仲裁。pl则实现usb的数据i/o和控制。接口有三种：一种是与微控制器之间的功能接口；一种是与单口同步静态存储器（ssram）之间的接口；另外一种是与物理层之间的接口。这里符合utmi（usb transceiver macrocell interface）规范定义。

2 控制器实现控制器接口的信号框图如图3所示。存储器采用标准的单口sram，其信号接口由32位数据线sram_data、15位地址线sram_addr及读写信号（sram_we和sram_rd）组成，系统所需sram的容量为2 15×32bit=128kb。而与微控制器之间的接口信号包括32位数据线data、18位地址线addr以及dma请求和响应信号（dma_req和dma_ack）。由于要支持到128kb，需要17位地址线，另外还需要一根地址线来选通ssram和usb控制器内部的寄存器，总共需要18根地址线addr[17:0]。定义如下：usb_rf_sel <= ！addr[17]；usb_mem_sel <=addr[17];第18位地址addr[17]为高时选择缓冲存储器，否则选择内部寄存器。地址addr[16:2]直接用于存储器ssram的地址。2.1 utmi接口utmi接口信号包括：与发送数据相关的信号（txvalid、txready等），与接收数据相关的信号（rxactive、rxvalid、rxerror等）以及16位双向数据线。

在物理层，该控制器需要一个外部的usb收发器（transceiver），本文采用的是philips公司的isp1501芯片。该芯片用作usb2.0的模拟前端，从usb电缆来的差分信号进行反转不归零码（nrzi）解码和位解填充转换成16位并行数据；反之，16位并行数据通过一个差分驱动电路经过串行化、位填充和nrzi编码输出到usb电缆上。isp1501通过管脚mode0和mode1决定收发器的工作模式，共有4种工作模式：mode[1:0]为“00”时，收发器处于断开状态；为“01”时处于全速（full speed）模式（此时usb带宽为12mb/s）；为“10”时是高速（high speed）模式（此时usb最大带宽是480mb/s）；为“11”时是hs chirp模式。utmi接口通过译码mode[1:0]来控制isp1501在hs和fs之间转变。if mode_hs='1'thenmode<='10'elsif mode_hs='0'thenmode<='01'end if;2.2 协议层控制器的核心逻辑位于pl（protocl layer）模块，负责