如何设计DSP处理器的电源?

为了满足4G-LTE基站的需求，DSP制造商在其处理器中提供了更强大的处理能力和更大的吞吐量。这些多核处理器许多以GHz的速度运行并使用加速器来提高吞吐量。虽然这些新特性通过支持更多的通道提高了基站的密度，但也迫使设计人员设计出功率更高且仍鲁棒的电源。不良的电源可能会导致电压偏低或电流提供能力不足，进而导致产生无法预测的逻辑故障。一个好的DSP电源应有能力对负载暂态提供足够电流，有能力处理浪涌电流，并在启动时准确地对电源排序。

随着手机普遍从单纯的通讯工具演变成包含Web和电子邮件访问能力的设备，满足用户对无线数据服务的需求已成为无线运营商面临的新挑战。在过去，有线连接可通过增加额外的线缆来提高带宽。遗憾的是，对于无线公司，要提高数据传输速度和容量就必须创造新的技术和标准。无线技术从基于调频无线电的蜂窝技术(1G)发展到基于CDMA的GSM(2G)，然后发展到基于CDMA2000的技术(3G)。为满足新的LTE/WiMAX(4G)标准的要求，DSP处理器需处理更大的数据吞吐量，处理器的处理复杂性大大增加。

为复杂的DSP处理器设计良好的电源是非常重要的。良好的电源应有能力应付动态负载切换并可以控制在高速处理器设计中存在的噪声和串扰。DSP处理器中的不断变化的瞬态是由高开关频率和转进/转出低功耗模式造成的。依赖于电源设计的带宽和布局，这些快速变化的瞬态过程可能引起较高的电压下降。电源也应有能力处理总线竞争和去耦电容放电所引起的大幅度的浪涌电流。如果没有能力管理较大的电流，输出电压可能会降到处理器电压最大容许范围之外。

设计人员在选择DSP电源时首先需选定稳压器的类型。稳压器可分为两大类，即线性稳压器和开关稳压器。由于采用了由一个导通元件和一个误差放大器组成的简单拓扑结构，线性稳压器易于使用。线性稳压器的主要优点是，由于通常环路带宽较高，输出噪声低且瞬态性能较好，主要缺点是在大负载和在输入和输出之间压差较大时效率低。线性稳压器功耗的计算公式为：

输入电压通常为5V或3.3V，输出电压则降至1.0V至1.2V。这个电压差乘以5A或更大的负载电流，可能产生超出线性稳压器承受能力的功耗。因此，处理器电源通常选用开关稳压器。开关稳压器使用电感和电容来存储和传输从输入到输出的能量。由于导通元件并非常通并一直向输出端传输功率，这种结构的效率高于线性稳压器。开关稳压器可采用脉冲频率调制(PFM)和脉冲宽度调制(PWM)。PFM型开关稳压器的优点是轻载效率高，由于DSP频繁转进/转出低功耗模式，这是一项非常重要的特性。这种技术的缺点是，由于在每个周期开始时有大量的电流传送到输出端，其噪声通常高于PWM稳压器。通过在输出端额外添加电容可降低这个噪声。PWM稳压器工作在一个固定的频率，通过改变脉冲宽度来保持正确的输出电压。一般来说，PWM稳压器的优点是，当在较高频率运行时，噪音低且使用的元件较小。不过，它们确实有轻载效率低的缺点，对于在低功耗模式下运行的处理器，这个缺点可能会带来问题。

在任何DSP处理器的数据手册中，电源电压容差都是一项重要的指标。对于给处理器供电的电源，必须满足的要求是永远不降到这个指标之外。要满足这个指标，电源面临着许多必须克服的挑战，因而，在选择电源时需要仔细考虑各种因素。电源的输出电压精度在这个容差中占有很大一部分。例如，一款典型的DSP处理器可能要求1.2V的内核电压和1.8V的I/O电源电压，容差均为5%。如果电源的过热输出精度为2%，那么，设计师只有3%的裕量来克服其它障碍。幸运的是，电源的输入电压是相对稳定的，借助于良好的去耦电容布局，设计人员不必担心线稳压指标。但是，设计人员必须关注负载稳压指标，因为DSP处理器需承受多重负载并需进出低功耗模式。典型的负载稳压指标可能在0.2%到0.5%之间，是电源总容差的重要组成部分。

最后，负载变化将不但会影响稳压，而且由于其快速变化的动态特性，将给电源带来幅度大且速度快的负载暂态。要在这些动态暂态过程中保持输出电压，电源做出的反应必须足够快且强烈。大容量的输出电容有助于缓解电压下降，但这个功率大部分将来自电源的环路带宽和增益。电源的环路带宽决定了电源对负载变化做出反应的速度有多快，而增益决定了反应的强度。图1表明，当容差为5%时，负载稳压和电源精度已经用去了2.2%，只为电源留下33mV来应付处理器可能承受的任何暂态。在为DSP选择电源时，设计人员需要密切关注这些指标和电源的负载暂态行为。

图1： DSP处理器的电压容差。

人们常常低估电源良好布局的重要性，但事实上，它可以对满足总的电源容差要求起到很大作用。正确放置去耦电容可以帮助降低噪声和串扰，这对开关稳压器尤为重要。把开关稳压器的输入电容放在接近输入引脚的地方可大幅度减小输入电源中的偏差。这反过来可减小线暂态的影响并可把输出偏差减小0.2%到0.5%。考虑到大多数DSP的电压容差为5%，这是一个不小的量。应把去耦电容和电感放在靠近该器件的地方以减小电流环。

在开关稳压器中，开关节点是电压在近似地电压到输入电压之间切换的高频节点。布局不当可导致开关节点与系统中的其它信号相互干扰。图2显示了一个正确的开关稳压器布局，电流环小并靠近稳压器。红色连线是大功率和开关连接，必须在物理上靠近该器件以尽量减小噪声和串扰。蓝色连线是噪声敏感的连接，布线时应远离开关节点。在外部元件中，CIN和COUT应放在最靠近该器件的地方。

图2：开关稳压器的布局考虑。

MICREL公司的MIC22950提供了一种为DSP处理器内核供电的理想解决方案。大多数DSP制造商认为DSP电源应提供内核最大耗流(计算值)两倍的电流，MIC22950具有10A的电流输出能力，可避免发生供流能力不足的情况。图3给出了MIC22950的框图。MIC22950的一个重要特性是带有用于解决浪涌电流问题的斜度控制(RC)功能。电容上电流的计算公式为：

其中C是电容，ΔV是电容两端的电压，ΔT是时间。可以通过控制输入电压的时间斜度来控制浪涌电流。通过联合使用RC引脚和上电复位(POR)引脚，MIC22950可以解决在DSP处理器中的排序问题。DSP数据手册中包含电源接通和关断的排序信息。通过联合使用RC引脚和POR引脚，设计人员可以实现加窗排序、延时排序和按比例排序.

图3：MIC22950的框图

MIC22950的输出电压精度为2%，有能力满足DSP处理器苛刻的容差范围要求。其负载稳压范围为0.2%，还余下超过2.8%可用于克服由处理器快速切换产生的任何负载瞬态。图4显示了在MIC22950上输出电流从1A变化到10A时的负载瞬态。通常，DSP处理器不会有这样大的负载瞬态，但即使出现这样的情况，在输出电压为1.8V时，MIC22950的输出电压变化小于50mV，低于2.8%的偏差要求

图4：MIC22950的线瞬态。

MIC22950也是使用SuperThermal(tm) FET技术的新系列产品的成员。该公司已经发布了MIC22400、MIC22600和MIC22700，分别具有提供4A、6A和7A输出电流的能力。通过使用该技术，MICREL公司使MIC22950成为业内现有的功率密度最高的产品之一。输出功率与封装尺寸之比可作为功率密度的度量。由于基站的板空间是受限的，设计人员不能无限制地增大电源的尺寸。所以，设计人员会选择功率密度最高的器件，在确保电路得到足够功率的同时尽可能节省宝贵的电路板空间。MIC22950的功率密度为0.4A/mm2，而业内大多数其它产品的功率密度仍低于0.23A/mm2。

MIC23153是一款为DSP的I/O电压供电的理想解决方案。具有2A电流能力并采用新的HyperLight Load(tm)(HLL)架构，MIC23153可在轻载和重载时都非常高效地提供功率。对于轻载应用，HLL架构使用存储在输出电容中的电荷来维持输出电压。由于负载电流低，输出电压的下降将需要更长的时间。在关机状态，除误差比较器和带隙比较器之外，MIC23153关闭电流环一侧的所有电路，从而在关机模式节省更多的能量。一旦输出电压下降到低于带隙电压，HLL架构发出信号进而启用高压侧晶体管。通过这种只在必要时接通输出的方法，MICREL公司的这种专利架构使用脉冲频率调制(PFM)在轻载时提供高效率。在重载时，MIC23153工作在固定频率的PWM模式，从而综合利用了PFM和PWM稳压器的优点。

MIC23153的另一个优点是功率良好(PG)功能。当该芯片连接到输出电压时，如果输出电压高于其设定电压的92%，PG引脚将输出逻辑电平高。此引脚可与电压监视器及MIC22950联用以协助处理DSP处理器所需的排序。

随着无线标准和技术的演进，电源行业也必须改变以跟上不断改变的市场。DSP处理器不断提高的集成度和不断加快的处理速度使处理器电源面临更大的压力。通过理解相关指标的重要性和谨慎布局，设计人员可以开发出功率更高但仍鲁棒的电源。